声明:CPLD不用的管脚应配置成“高阻状态”,切不可配置成“接地”,否则造成DSP过流,烧坏芯片。
对于未配置高阻状态而导致DSP或CPLD芯片烧坏的,我们不赔偿,请谅解。
包含内容l:
CPLD学习资料
DSP学习资料
Examples
Examples2
TC01_F28335_EPM240_V1原理图.pdf
Examples说明.txt
内容超多,压缩后80M,还请奉献留痕迹,回复可见,呵呵
——回复可见内容——
我要赚赏金打赏帖 |
|
|---|---|
| 告别手动建模:我让AI用FreeCAD画了个开发板外壳被打赏¥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏¥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏¥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏¥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏¥28元 | |
| 【瑞萨BLE/WIFI模块测评】环境搭建被打赏¥32元 | |
| 【瑞萨RA8D1测评】LVGL显示动画被打赏¥30元 | |
| 【瑞萨RA8D1测评】IMU动作识别的数据采集与模型训练被打赏¥33元 | |
| 【S32K3学习整理】时钟系统 ClockOut 功能被打赏¥28元 | |
| 【S32K3学习整理】以太网LoopBack模式功能验证被打赏¥26元 | |