EEPW论坛

　　一、基本概念

　　1.ARM cortex_m3内核支持256个中断(16个内核+240外部)和可编程256级中断优先级的设置，与其相关的中断控制和中断优先级控制寄存器(NVIC、SYSTICK等)也都属于cortex_m3内核的部分。STM32采用了cortex_m3内核，所以这部分仍旧保留使用，但STM32并没有使用cortex_m3内核全部的东西(如内存保护单元MPU等)，因此它的NVIC是cortex_m3内核的NVIC的子集。

　　2.STM32目前支持的中断共为84个(16个内核+68个外部)，和16级可编程中断优先级的设置(仅使用中断优先级设置8bit中的高4位，见后面解释)。《参考最新101xx-107xx STM32 Reference manual, RM0008》。

　　3.以下主要对“外部中断通道”进行说明。

　　对于cortex_m3内核所支持的240个外部中断，我在这里使用了“中断通道”这个概念，因为尽管每个中断对应一个外围设备，但该外围设备通常具备若干个可以引起中断的中断源或中断事件。而该设备的所有的中断都只能通过该指定的“中断通道”向内核申请中断。因此，下面关于中断优先级的概念都是针对“中断通道”的。当该中断通道的优先级确定后，也就确定了该外围设备的中断优先级，并且该设备所能产生的所有类型的中断，都享有相同的通道中断优先级。至于该设备本身产生的多个中断的执行顺序，则取决于用户的中断服务程序。

　　4. STM32可以支持的68个外部中断通道，已经固定的分配给相应的外部设备。每个中断通道都具备自己的中断优先级控制字节PRI_n(8位，但在STM32中只使用4位，高4位有效)，每4个通道的8位中断优先级控制字(PRI_n)构成一个32位的优先级寄存器(Priority Register)。68个通道的优先级控制字至少构成17个32位的优先级寄存器，它们是NVIC寄存器中的一个重要部分。

详细内容，请访问：STM32中断优先级与相关使用概念.pdf。