网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 综合技术 » 物联网技术 » mcu模拟jtag时序配置fpga问题

共10条 1/1 1 跳转至页

mcu模拟jtag时序配置fpga问题

kanojoy
菜鸟
2014-02-25 10:30:42     打赏
我最近在做用mcu模拟jtag时序配置fpga的项目， 请问您那有没有相关的资料？比如读取配置文件，解析时序的？ 谢谢~
回复
收藏
0

jackwang
院士
2014-02-25 14:39:15     打赏
2楼
没人知晓啊

评论
Nancy
高工
2014-02-25 16:10:10     打赏
3楼
找了找，
方法一：使用planeAhead的patial reconfigration功能，datasheet有详细介绍。
方法二：在ise官网上有，查看spartan 3 family。
希望有帮助。

评论
kanojoy
菜鸟
2014-02-25 20:07:00     打赏
4楼

哇！非常感谢论坛各位~

不过我想配置Altera的，我再找找


评论
jobs
院士
2014-02-25 20:46:52     打赏
5楼
这个真心不知道啊~~

评论
shun333
工程师
2014-02-25 21:00:43     打赏
6楼

Altera的官网去找下，记得官网有个专门的jtag文档，里面有配置fpga的jtag协议和时序要求。按着文档上面要求的时序来配置就可以了。

第三方的下载器就有拿mcu或cpld自己配时序的


评论
kanojoy
菜鸟
2014-02-25 21:28:28     打赏
7楼

再次感谢~

Altera官网上有几篇applicationNote有介绍：AN111、AN414、AN039、AN425、AN122。。

我研究下


评论
Snake0301
高工
2014-02-25 22:39:32     打赏
8楼

除了时序

上位机的配合也是很重要的。


评论
kanojoy
菜鸟
2014-02-26 10:27:57     打赏
9楼

不能完全脱离上位机？想实现远程配置


评论
大海ai
助工
2014-03-18 20:59:10     打赏
10楼
请问你做的怎样？我毕设要做这个。

评论
共10条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]