网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » DIY与开源设计 » 电子DIY » VHDL和verilog哪个要先学习

共3条 1/1 1 跳转至页

VHDL和verilog哪个要先学习

zh19920404
菜鸟
2014-03-07 15:45:27     打赏
VHDL和verilog哪个要先学习
回复
收藏
0

areak
专家
2014-03-07 19:12:11     打赏
2楼
无所谓的先后的，verilog可能会容易上手点

评论
51FPGA
高工
2014-03-07 22:11:25     打赏
3楼
楼上正解，verilog是类C风格的语言，比较容易上手，VHDL语法稍难些，学好一种再学另一种就非常快了，两者是相通的！

评论
共3条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]