画完PCB版子,总担心有遗漏的飞线没有连上,用protel99se怎么看是否有遗漏的连线?网上好多人说,把其他层都屏蔽,再看是否有线没连。没有类似于生成报告之类的吗?要不然肉眼万一看错了呢?
谢谢各位,我知道怎么看检查结果了。Tools->design rule check->run drc按钮,在生成的DRC报告里有 Broken-Net Constraint ( (On the board ) )这一项,代表未连接的线。
Processing Rule : Broken-Net Constraint ( (On the board ) )
Violation Net NetS5_2 is broken into 2 sub-nets. Routed To 50.00%
Subnet : R12-1 R43-2
Subnet : S5-2
Rule Violations :1
表示有一处线没连接,R12的1脚和R43的2脚之间的线没连接。
回复
我要赚赏金打赏帖 |
|
|---|---|
| 告别手动建模:我让AI用FreeCAD画了个开发板外壳被打赏¥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏¥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏¥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏¥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏¥28元 | |
| 【瑞萨BLE/WIFI模块测评】环境搭建被打赏¥32元 | |
| 【瑞萨RA8D1测评】LVGL显示动画被打赏¥30元 | |
| 【瑞萨RA8D1测评】IMU动作识别的数据采集与模型训练被打赏¥33元 | |
| 【S32K3学习整理】时钟系统 ClockOut 功能被打赏¥28元 | |
| 【S32K3学习整理】以太网LoopBack模式功能验证被打赏¥26元 | |
我要赚赏金
