网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » verilog中的reg型变量，wire型变量初值是多少？？

共6条 1/1 1 跳转至页

verilog中的reg型变量，wire型变量初值是多少？？

52mcu
助工
2014-04-03 21:10:28     打赏
  如下代码条件是成立还是不成立？？？
  ......
  reg a;//a的初值是多少？
  wire b;/b的初值是多少？
  always @ (posedge clk) 
  begin
  if(a==1)//此处在第一个时钟是条件到底成立不成立
   ...
  else
   ...
  if(b==1)//此处在第一个时钟是条件到底成立不成立
  ...
  else
  ....
  end
     
回复
收藏
0

CharlesWang1
助工
2014-04-03 21:12:17     打赏
2楼
应该要先初始化吧

评论
friends
高工
2014-04-03 22:34:29     打赏
3楼
reg相当于存储单元，wire相当于物理连线，reg初始不赋值状态不定，wire若无连接，状态为Z

评论
lwukang
菜鸟
2014-04-04 09:39:21     打赏
4楼

都不需要初始化，以Xilinx为例，reg变量在FPGA配置期间，GSR未释放是不能改变的，值为0（不同平台可能略有差别）。wire变量不能初始化，否则综合报错，在GSR未释放期间，wire变量无论多少，都不会改变reg的值。

其实没必要关注初值，只要你系统在正常运行前，给个复位信号，让所有reg到达初始态就可以了。


评论
573181735
菜鸟
2014-04-08 23:05:10     打赏
5楼
b都放到 always里了  之前能定义成wire ？不是reg？

评论
czzsj
菜鸟
2014-04-09 14:55:52     打赏
6楼
我也是这样用的，在系统开始运行前，复位一下。

评论
共6条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]