Verilog HDL跟VHDL为什么不是VHDL更好呢?-电子产品世界论坛

共1条 1/1 1 跳转至页

Verilog HDL跟VHDL为什么不是VHDL更好呢?

助工

2014-04-04 10:48:28 打赏

Verilog HDL跟VHDL为什么不是VHDL更好呢? verilog HDL比VHDL会比较差一点,因为VHDL有并行语句.

共1条 1/1 1 跳转至页

打赏帖
【笔记】生成报错synthdesignERROR被打赏50分
【STM32H7S78-DK评测】LTDC+DMA2D驱动RGBLCD屏幕被打赏50分
【STM32H7S78-DK评测】Coremark基准测试被打赏50分
【STM32H7S78-DK评测】浮点数计算性能测试被打赏50分
【STM32H7S78-DK评测】Execute in place(XIP)模式学习笔记被打赏50分
每周了解几个硬件知识+buckboost电路（五）被打赏10分
【换取逻辑分析仪】RA8 PMU 模块功能寄存器功能说明被打赏20分
野火启明6M5适配SPI被打赏20分
NUCLEO-U083RC学习历程2-串口输出测试被打赏20分
【笔记】STM32CUBEIDE的Noruletomaketarget编译问题被打赏50分