利用fpga对图像进行中值滤波,需要形成一个3×3的模板,具体怎样设计,最好有相关的代码,多谢
共4条
1/1 1 跳转至页
always @ (posedge clk) begin
DataOut1 <= DataIn;
DataOut9 <= DataOut8;
DataOut8 <= DataOut7;
DataOut6 <= DataOut5;
DataOut5 <= DataOut4;
DataOut3 <= DataOut2;
DataOut2 <= DataOut1;
end
其中D3进FIFO1,D4出FIFO1,D6进FIFO2,D7出FIFO2,
FIFO中计数满row_num-3开始读,读出数据写入下一个FIFO。
这样D1~D9就是你所需要的矩阵了。
共4条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |