LED 篇作业-电子产品世界论坛

这些小活动你都参加了吗？快来围观一下吧！>>

电子产品世界 » 论坛首页 » DIY与开源设计 » 电子DIY » LED 篇作业

共5条 1/1 1 跳转至页

LED 篇作业

CharlesWang1

助工

2014-06-04 21:33:38 打赏

只看楼主 1楼

`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: Charles Wang 
// 
// Create Date:    05/30/2014 
// Design Name:    led
// Module Name:    led
// Project Name:    led
// Target Devices: EP4CE6E22C8
// Tool versions: Quartus II 13.1 & Modelsim 10.1d
// Description: 使用过程赋值语句间隔点亮LED
//
// Dependencies: 
//
// Revision: 
// Revision 0.01 - File Created
// Additional Comments: 
//
//////////////////////////////////////////////////////////////////////////////////
module led(rst_n,clk,led1,led2,led3,led4);

input clk;//50MHz 总线时钟
input rst_n;//异步复位信号，低电平有效

output led1;//输出LED1,低电平点亮
output led2;//输出LED2,低电平点亮
output led3;//输出LED3,低电平点亮
output led4;//输出LED4,低电平点亮

reg led1;
reg led2;
reg led3;
reg led4;

always@(posedge clk or negedge rst_n)
	begin
	  if(!rst_n)
	  begin             // 复位，4个LED 均不点亮
		    led1 <= 1'b1;
		    led2 <= 1'b1;
		    led3 <= 1'b1;
		    led4 <= 1'b1;
		  end 
		else
		  begin
		    led1 <= 1'b1;
		    led2 <= 1'b0;//点亮LED2
		    led3 <= 1'b1;
		    led4 <= 1'b0;//点亮LED4
		  end
	end       	
endmodule

`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: Charles Wang 
// 
// Create Date:    06/04/2014 
// Design Name: 	led_flicker
// Module Name:   led_flicker
// Project Name: 	led_flicker
// Target Devices: EP4CE6E22C8
// Tool versions: Quartus II 13.1 & Modelsim 10.1d
// Description: led_flicker
//
// Dependencies: 
//
// Revision: 
// Revision 0.01 - File Created
// Additional Comments: 
//
//////////////////////////////////////////////////////////////////////////////////
module led_flicker(clk,rst_n,led1,led2,led3,led4);

input clk;//50 MHz 鎬荤嚎鏃堕挓
input rst_n;//寮傛澶嶄綅

output led1;//LED1,浣庣數骞崇偣浜
output led2;//LED2,浣庣數骞崇偣浜
output led3;//LED3,浣庣數骞崇偣浜
output led4;//LED4,浣庣數骞崇偣浜
reg led1;
reg led2;
reg led3;
reg led4;
/////////////////////////////////////////////////////////////////////////////////
reg [27:0]cnt;
always@(posedge clk or negedge rst_n)
	begin     //鍒嗛,50HMz 鈫1Hz
		if(!rst_n)
			cnt <= 28'h0000000;
		else if(cnt == 28'd49999999)
			cnt <= 28'h0000000;
		else
			cnt <= cnt + 1'b1;
	end
always@(posedge clk or negedge rst_n)
	begin
		if(!rst_n)
			begin
				led1 <= 1'b1;
				led2 <= 1'b1;
				led3 <= 1'b1;
				led4 <= 1'b1;
			end
		else if(cnt == 28'd49999999)//浣縇ED 姣忛殧1s 浜伃涓€娆			
			begin
				led1 <= ~led1;
				led2 <= ~led2;
				led3 <= ~led3;					
				led4 <= ~led4;
			end
		else
			begin
				led1 <= led1;
				led2 <= led2;
				led3 <= led3;
				led4 <= led4;
			end
	end
endmodule

`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: Charles Wang 
// 
// Create Date:    06/04/2014 
// Design Name: 	led_water
// Module Name:   led_water
// Project Name: 	led_water
// Target Devices: EP4CE6E22C8
// Tool versions: Quartus II 13.1 & Modelsim 10.1d
// Description: 4个LED流水灯,向左流水点亮
//
// Dependencies: 
//
// Revision: 
// Revision 0.01 - File Created
// Additional Comments: 
//
//////////////////////////////////////////////////////////////////////////////////
module led_water(clk,rst_n,led1,led2,led3,led4);
input clk;//50Mhz 总线时钟
input rst_n;//异步复位，低电平有效

output led1;//输出LED1 低电平点亮
output led2;//输出LED2 低电平点亮
output led3;//输出LED3 低电平点亮
output led4;//输出LED4 低电平点亮

reg led1;
reg led2;
reg led3;
reg led4;
/////////////////////////////////////////////////////////////////////////////////
reg [27:0] cnt;
always@(posedge clk or negedge rst_n)
	begin     //分频 50MHz → 1Hz
		if(!rst_n)
			cnt <= 28'h0000000;
		else if(cnt == 28'd49999999)
			cnt <= 28'h0000000;
		else 
			cnt <= cnt + 1'b1;
	end
always@(posedge clk or negedge rst_n)
	begin
		if(!rst_n) //复位
			begin
				led1 <= 1'b1;
				led2 <= 1'b1;
				led3 <= 1'b1;
				led4 <= 1'b1;
			end
		else if(cnt == 28'd49999999)
			begin
				if({led1,led2,led3,led4} != 4'b0000)
					{led1,led2,led3,led4} <= {led1,led2,led3,led4} << 1'b1; //LED 灯向左流水灯
				else
					begin
						led1 <= 1'b1;
						led2 <= 1'b1;
						led3 <= 1'b1;
						led4 <= 1'b0;
					end
			end
		else			
			begin
				led1 <= led1;
				led2 <= led2;
				led3 <= led3;
				led4 <= led4;
			end
	end
endmodule

`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: Charles Wang 
// 
// Create Date:    06/04/2014 
// Design Name: 	led_run
// Module Name:   led_run
// Project Name: 	led_run
// Target Devices: EP4CE6E22C8
// Tool versions: Quartus II 13.1 & Modelsim 10.1d
// Description: 4个LED向右的跑马灯
//
// Dependencies: 
//
// Revision: 
// Revision 0.01 - File Created
// Additional Comments: 
//
//////////////////////////////////////////////////////////////////////////////////
module led_run(clk,rst_n,led1,led2,led3,led4);
input clk;
input rst_n;

output led1;
output led2;
output led3;
output led4;

reg led1;
reg led2;
reg led3;
reg led4;
//////////////////////////////////////////////////////////////////////////////////
reg [27:0]cnt;
always@(posedge clk or negedge rst_n)
	begin     //分频50Mhz → 1Hz
		if(!rst_n)
			cnt <= 28'h0000000;
		else if(cnt == 28'd49999999)
			cnt <= 28'h0000000;
		else
			cnt <= cnt + 1'b1;
	end
always@(posedge clk or negedge rst_n)
	begin
		if(!rst_n)
			begin
				led1 <= 1'b0;
				led2 <= 1'b1;
				led3 <= 1'b1;
				led4 <= 1'b1;
			end
		else if(cnt == 28'd49999999)//LED 向右跑马灯,时间间隔1s		
			begin
				{led4,led3,led2,led1} <= {led3,led2,led1,led4};
			end
		else
			begin
				led1 <= led1;
				led2 <= led2;
				led3 <= led3;
				led4 <= led4;
			end
	end
endmodule

下面是testbench（对于上面四个project使用的同一个testbench，仿真结果OK，只是不知道符不符合规范）：

`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: Charles Wang 
// 
// Create Date:    06/04/2014 
// Design Name: 	
// Module Name:   
// Project Name: 	
// Target Devices: EP4CE6E22C8
// Tool versions: Quartus II 13.1 & Modelsim 10.1d
// Description: 
//
// Dependencies: 
//
// Revision: 
// Revision 0.01 - File Created
// Additional Comments: 
//
//////////////////////////////////////////////////////////////////////////////////
module led_water_tb();
reg clk;
reg rst_n;

wire led1;
wire led2;
wire led3;
wire led4;
/////////////////////////////////////////////////////////////////////////////////
led_water water(clk,rst_n,led1,led2,led3,led4);

initial
  begin
    #10 clk = 1'b0;
    #20 rst_n = 1'b0;
    #10 rst_n = 1'b1;
    forever
    #10 clk = ~ clk;
  end
endmodule

请老师指点谬误，谢谢！

关键词：作业电平 output

CharlesWang1

助工

2014-06-04 21:35:34 打赏

2楼

请老师指点谬误哦，希望能够慢慢成长起来。

CharlesWang1

助工

2014-06-04 22:29:23 打赏

3楼

LED 作业.rar

LED 篇作业源代码及工程文件，请老师查阅哦

51FPGA

高工

2014-06-05 08:56:45 打赏

4楼

完成的不错哦，加油继续

CharlesWang1

助工

2014-06-11 20:52:20 打赏

5楼

嗯嗯，谢谢

共5条 1/1 1 跳转至页

发新帖

每日签到

有奖活动
【有奖活动】分享技术经验，兑换京东卡
话不多说，快进群！
请大声喊出：我要开发板！
【有奖活动】EEPW网站征稿正在进行时，欢迎踊跃投稿啦
奖！发布技术笔记，技术评测贴换取您心仪的礼品
打赏了！打赏了！打赏了！

打赏帖
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分
【分享评测，赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分
换逻辑分析仪+上下拉与多路选择器被打赏29分
Let'sdo第3期任务合集被打赏50分
换逻辑分析仪+Verilog三态门被打赏27分
换逻辑分析仪+Verilog多输出门被打赏24分

热门分类
STM32	MCU
通讯及无线技术	物联网技术
电子DIY	板卡试用
基础知识	软件与操作系统
我爱生活	小e食堂

EEPW论坛

LED 篇作业

回复