请问,AD采用差分输出,对应的差分时钟接入FPGA的CC类型时钟管脚,我能把其用DCM处理后做全局时钟来用吗?还是差分时钟只控制差分数据的接收,而整个系统的全局时钟用板载晶振产生
![](http://uphotos.eepw.com.cn/jackwang/pics/1a4700ea285ea40544e3a8c333d9a948.jpg)
325附近有语法错误吗?为啥生成比特流 说有错误
![](http://uphotos.eepw.com.cn/jackwang/pics/91ed3432c37bb82d2083865499d16923.jpg)
![](http://uphotos.eepw.com.cn/jackwang/pics/68431cf4a6ca83282d151acf793fb99d.jpg)
有奖活动 | |
---|---|
【有奖活动——B站互动赢积分】活动开启啦! | |
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |