EEPW论坛

电路设计的常见问题

现象一：这板子的PCB设计要求不高,就用细一点的线,自动布吧

点评：自动布线必然要占用更大的PCB面积,同时产生比手动布线好多倍的过孔,在批量很大的产品中,PCB厂家降价所考虑的因素除了商务因素外,就是线宽和过孔数量,它们分别影响到PCB的成品率和钻头的消耗数量,节约了供应商的成本,也就给降价找到了理由。

现象二：这些总线信号都用电阻拉一下,感觉放心些。

点评：信号需要上下拉的原因很多,但也不是个个都要拉。上下拉电阻拉一个单纯的输入信号,电流也就几十微安以下,但拉一个被驱动了的信号,其电流将达毫安级,现在的系统常常是地址数据各32位,可能还有244/245隔离后的总线及其它信号,几瓦的功耗就耗在这些电阻上了。

现象三：CPU和FPGA的这些不用的I/O口怎么处理？先让它空着吧,以后再说。

点评：不用的I/O口如果悬空的话,受外界的一点点干扰就可能成为反复振荡的输入信号了,而MOS器件的功耗基本取决于门电路的翻转次数。如果把它上拉的话,每个引脚也会有微安级的电流,所以最好的办法是设成输出（当然外面不能接其它有驱动的信号）

现象四：这款FPGA还剩这么多门用不完,可尽情发挥吧

点评：FPGA的功耗与被使用的触发器数量及其翻转次数成正比,所以同一型号的FPGA在不同电路不同时刻的功耗可能相差100倍。尽量减少高速翻越的触发器数量是降低FPGA功耗的根本方法。

现象五：这些小芯片的功耗都很低,不用考虑

点评：对于内部不太复杂的芯片功耗是很难确定的,它主要由引脚上的电流确定,

现象六：既然是数字信号,边沿当然是越陡越好

点评：边沿越陡,其频谱范围就越宽,高频部分的能量就越大;频率越高的信号就越容易辐射（如微波电台可做成手机,而长波电台很多国有都做不出来）,也就越容易干扰别的信号,而自身在导线上的传输质量却变得越差,因此能用低速芯片的尽量使用低速芯片。