EEPW论坛

第十五讲 组合逻辑电路的分析方法和设计方法

6.1概述
组合逻辑电路：
定义
构成
电路特点
6.2.1组合逻辑电路的分析方法
一、基本分析方法
分析：给定逻辑电路，求电路的逻辑功能。
步骤：
二、分析举例
归纳总结：
6.2.2 组合逻辑电路的设计方法

一、基本设计方法
设计：设计要求→逻辑图。
步骤（与分析相反）:
二、设计举例
1．单输出组合逻辑电路的设计
2．多输出组合逻辑电路的设计

6.1概述

组合逻辑电路：在任何时刻的输出状态只取决于这一时刻的输入状态，而与电路的原来状态无关的电路。
生活中组合电路的实例（电子密码锁，银行取款机等）
电路结构：由逻辑门电路组成。
电路特点：没有记忆单元，没有从输出反馈到输入的回路。

说明：本节讨论的是SSI电路的分析和设计方法。
6.2.1组合逻辑电路的分析方法
提问：1.描述组合逻辑电路逻辑功能的方法主要有？
（逻辑表达式、真值表、卡诺图和逻辑图等。）
2.各种表示法之间的相互转换？
组合逻辑电路的分析与设计相当于是各种表示法之间的相互转换。

一、基本分析方法
分析：给定逻辑电路→逻辑功能。

步骤：
1．给定逻辑电路→输出逻辑函数式
一般从输入端向输出端逐级写出各个门输出对其输入的逻辑表达式，从而写出整个逻辑电路的输出对输入变量的逻辑函数式。必要时，可进行化简，求出最简输出逻辑函数式。
2．列真值表
将输入变量的状态以自然二进制数顺序的各种取值组合代入输出逻辑函数式，求出相应的输出状态，并填入表中，即得真值表。
3．分析逻辑功能
通常通过分析真值表的特点来说明电路的逻辑功能。

二、分析举例

[例6.2.1] 分析图6.2.1所示逻辑电路的功能。
解：分析步骤
（1）输出逻辑函数表达式（逐级写，并且变成便于写真值表的形式）

（2）列真值表。将A、B、C各种取值组合代入式中，可列出真值表。

（3）逻辑功能分析。
由真值表可看出：在输入A、B、C三个变量中，有奇数个1时，输出Y为1，否则Y为0，因此，图6.2.1所示电路为三位判奇电路，又称为奇校验电路。

［例6.2.2］分析图6.2.2所示电路的逻辑功能，并指出该电路设计是否合理。
解：分析步骤
（l）输出逻辑函数表达式

（2）真值表。

（3）逻辑功能分析。由表6.2.2可看出，图6.2.2所示电路的A、B、C三个输入中有偶数个1时，输出Y为1，否则Y为0。因此，图6.2.2所示电路为三位判偶电路，又称偶校验电路。
（4）改进：这个电路使用门的数量太多，设计并不合理，可用较少的门电路来实现。
变换表达式

可用异或门和同或门实现，电路如图6.2.3所示。

归纳总结：1 各步骤间不一定每步都要，如：
省略化简（本已经成为最简）
由表达式直接概述功能，不一定列真值表。
2 不是每个电路均可用简炼的文字来描述其功能。 如Y=AB+CD
6.2.2 组合逻辑电路的设计方法
一、基本设计方法
设计：设计要求→逻辑图。

步骤（与分析相反）:
1．分析设计要求→列真值表
根据题意设输入变量和输出函数并逻辑赋值，确定它们相互间的关系，
然后将输入变量以自然二进制数顺序的各种取值组合排列，列出真值表。
2．根据真值表→写出输出逻辑函数表达式
3．对输出逻辑函数进行化简
代数法或卡诺图法
4．根据最简输出逻辑函数式→画逻辑图。
最简与一或表达式、与非表达式、或非表达式、与或非表达式、其它表达式

二、设计举例

1．单输出组合逻辑电路的设计

［例6.2.3］ 设计一个A、B、C三人表决电路。当表决某个提案时，多数人同意，提案通过，同时A具有否决权。用与非门实现。
解：设计步骤
（1）真值表
设A、B、C三个人，表决同意用1表示，不同意时用0表示；
Y为表决结果，提案通过用1表示，通不过用0表示，
同时还应考虑A具有否决权。
（3）画逻辑图，如图6.2.5所示

2．多输出组合逻辑电路的设计

［例6.2.4］ 设计一个将余3码变换为8421BCD码的组合逻辑电路。
解：设计步骤
（1）真值表
输入：余3码，用A3 、A2 、A1 和A0 表示，
输出：8421BCD码，用Y3 、Y2 、Y1 和Y0 表示。
余3码有六个状态不用，不会出现，作任意项处理。

（2）卡诺图化简。见教材中图6.2.6
应画四张卡诺图分别求出Y3 、Y2 、Y1 和Y0 的最简输出逻辑函数。
含有最小项的方格填1，没有最小项的方格填0，任意项的方格填×。
由卡诺图可写出 Y0、Y1 、Y2 和Y3 的最简逻辑函数

（3）画逻辑图。图6.2.7所示。
将余3码变换为8421BCD码的真值表