EEPW论坛

今天接到了一个TI的电路(SN65LVDT352)要求测试,以前没有接触过,今天在网上收集点资料, 拿来和大家分享.以后可能会用的上这种器件.

LVDS：Low Voltage Differential Signaling，低电压差分信号。

　　LVDS传输支持速率一般在155Mbps（大约为77MHZ）以上。

　　LVDS是一种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。

　　IEEE在两个标准中对LVDS信号进行了定义。ANSI/TIA/EIA-644中，推荐最大速率为655Mbps，理论极限速率为1.923Mbps。

　　1.1 LVDS信号传输组成

　　LVDS信号传输一般由三部分组成：差分信号发送器，差分信号互联器，差分信号接收器。

　　差分信号发送器：将非平衡传输的TTL信号转换成平衡传输的LVDS信号。通常由一个IC来完成，如：DS90C031

　　差分信号接收器：将平衡传输的LVDS信号转换成非平衡传输的TTL信号。通常由一个IC来完成，如：DS90C032

　　差分信号互联器：包括联接线（电缆或者PCB走线），终端匹配电阻。按照IEEE规定，电阻为100欧。我们通常选择为100，120欧。

　　1.2 LVDS信号电平特性

　　LVDS物理接口使用1.2V偏置电压作为基准，提供大约400mV摆幅。

　　LVDS驱动器由一个驱动差分线对的电流源组成（通常电流为3.5mA），LVDS接收器具有很高的输入阻抗，因此驱动器输出的电流大部分都流过100Ω　的匹配电阻，并在接收器的输入端产生大约350mV 的电压。

　　电流源为恒流特性，终端电阻在100――120欧姆之间，则电压摆动幅度为：3.5mA * 100 = 350mV ；3.5mA * 120 = 420mV 。

　　LVDS与PECL（光收发器使用的电平）电平变化。

　　由逻辑“0”电平变化到逻辑“1”电平是需要时间的。

　　由于LVDS信号物理电平变化在0。85――1。55V之间，其由逻辑“0”电平到逻辑“1”电平变化的时间比TTL电平要快得多，所以LVDS更适合用来传输高速变化信号。其低压特点，功耗也低。

　　采用低压技术适应高速变化信号，在微电子设计中的例子很多，如：FPGA芯片的内核供电电压为2。5V或1.8V；PC机的CPU内核电压，PIII800EB为1.8V；数据传输领域中很多功能芯片都采用低电压技术。

　　1.3 差分信号抗噪特性

　　从差分信号传输线路上可以看出，若是理想状况，线路没有干扰时，

　　在发送侧，可以形象理解为：

　　IN=IN+-IN-

　　在接收侧，可以理解为：

　　IN+-IN-=OUT

　　所以：

　　OUT=IN

　　在实际线路传输中，线路存在干扰，并且同时出现在差分线对上，

　　在发送侧，仍然是：

　　IN=IN+-IN-

　　线路传输干扰同时存在于差分对上，假设干扰为q，则接收则：

　　(IN++q)-(IN--q)=IN+-IN-=OUT

　　所以：

　　OUT=IN

　　噪声被抑止掉。

　　上述可以形象理解差分方式抑止噪声的能力。在实际芯片中，是在噪声容限内，采用“比较”及“量化”来处理的。

　　LVDS接收器可以承受至少±1V的驱动器与接收器之间的地的电压变化。由于LVDS驱动器典型的偏置电压为+1.2V，地的电压变化、驱动器偏置电压以 及轻度耦合到的噪声之和，在接收器的输入端相对于接收器的地是共模电压。这个共模范围是：+0.2V～+2.2V。建议接收器的输入电压范围为：0V～+ 2.4V。

　　抑止共模噪声是DS（差分信号）的共同特性，如RS485,RS422电平，采用差分平衡传输，由于其电平幅度大，更不容易受干扰，适合工业现场不太恶劣环境下通讯。

MLVDS标准介绍及德州仪器SN65MLVD200系列

摘要：本文对MLVDS标准（ANSI/TIA/EIA-899）及其技术规格，以及由德州仪器推出的业界第一款MLVDS器件SN65MLDS200系列进行了详细介绍

引言

MLVDS是多点低电压差分信令（Multipoint low Voltage Differential Signaling）的英文缩写，它是LVDS家族中的新成员。其推出主要是用来优化多点互连应用，所谓多点应用指的是有多个驱动器或者接收器件共享单一的物理链路的互连应用，这种应用要求驱动器件有足够的驱动能力来驱动多路负载，同时要求驱动器件与接收器件都能承受由于单板热插拨所引起的物理总线上负载变化。MLVDS是从LVDS标准中派生出来的并于2001年成为ANSI/TIA/EIA-899-2001国际标准。

MLVDS标准可以支持高达到500Mbps数据速率和宽的共模电压范围(+/-2V)，以及强劲的ESD保护从而支持热插拨功能。MLVDS通过控制输出数据的压摆率和输出幅度来解决电磁干扰（EMI）问题，另外MLVDS保留有LVDS低压差分信号特性可以更进一步减小电磁干扰。

MLVDS特别适合工业控制、电信基础设施和计算机的外围设备接口应用。众所周知在涉及多点用场合人们习惯于采用RS-485，而MLVDS技术比RS-485能提供更高的传输速率(理论上高达500Mbps)、更低的功耗，因而能著降低系统成本。

一、MLVDS标准多点互连拓朴结构

业界通用的多点互连通信可以简单分为多分支结构（Multi-Drop）和多点结构(Multi-Point)，而MLVDS标准支持这两种应用结构，下面分别对其进行介绍。

A) 多分支结构 ( Multi-drop)

常见的多点互连结构是多分支结构，在这种系统中有一个驱动器及多个连在同一传输线上的接收器件组成，传输线必须进行良好的终接匹配，常在离发送端最远处用一个匹配负载进行端接。多分支系统为单向传输系统，图１即为一个差分多分支系统的拓朴结构。

图１，差分多分支互连（Multi-drop）

通用LVDS标准(TIA/EIA-644)中要求LVDS接收器有20uA差分输入漏电流，意味着差分输入阻抗为120KΩ(2。4V/120KΩ=20uA)，当一个驱动器只驱动一个接收器件时，这个漏电流可以被忽略，但在多分支结构中传输线的总负载会随着接收器件的增加而减小，这样就会造成驱动器的输出电压急剧减小。而TIA/EIA在2001年推出的MLVDS标准中对这种多分支结构中的驱动器/接收器特性进行了规定，要求这种结构中一个驱动器最多可以接收驱动32个接收器件。

B) 多分支结构 ( Multi-drop)

在这种结构中多个驱动器件和接收器件共享一条传输线，与前一种结构最大的不同是至少要有2个驱动器件。在一对平衡的传输线上可以支持双向半双工传输，由于数目不定的驱动器可以在传输线的不同位置，单端匹配已不能满足要求，需要在传输上进行双端匹配，拓朴结构如图3所示：

 

图2，多点互连结构（Multipoint）

二、TIA/EIA-899（MLVDS）标准

为支持真正的多点应用（Multipoint），TIA/EIA-899标准中首先对MLVDS驱动器及接收器技术规格规定如下：

驱动器规格:

驱动器输出端并联50Ω负载，共模负载3.32KΩ 

驱动器输出地电势偏移为-1 V~3.4 V，比LVDS标准提高了±1V的噪声裕量。 

传输介质为特性阻抗为100Ω的传输线 

50Ω负载下MLVDS驱动器典型输出电压幅度为565mV。即驱动器的驱动电流大约为11.3mA，因而MLVDS具有更大的驱动能力(TIA/EIA-644规定通用LVDS典型输出电压为350mV，驱动电流为3.5mA) 

驱动器短路电流:MLVDS要求驱动器在输出短路的情况下加在总线上的电流不超过40mA， 这主要是考虑到在最重负载下短路电流通过50Ω传输线加在总线上的差分电压低于2.4V，以保证总线上的器件不致损伤。 

驱动器输出转换时间，在多点应用中另一个重要的考虑因素是驱动器输出转换时间，MLVDS转换时间为LVDS标准的3到4倍，转换时间越短信号速率越高，这就是为什么LVDS标准速率可以达到2000MSPS而MLVDS的最高速率为500MSPS，业界对转换时间与最高工作速率的关系有如下经验公式：最高信令速率=0。5/[Tr ， Tf]。转换时间越短对传输线的阻抗匹配要求越高，布线时要特别重视总线上的分支线，连接器，以及其它分布参数引起的总线阻抗失配，通用的指导原则是分支引线要尽可能短，常要求分支引线的信号传输时延要小于30%的信号转换时间。LVDS标准中规定转换时间为260皮秒，意味着分支引线上的传输时间要小于80皮秒，如采用RF-4 PCB板材，最长引线长度近似为0.5英寸。而在MLVDS标准中规定转换时间必于大于等于1纳秒，同样遵循上述30%传输延迟原则，对应最长引线长度近似为2.0英寸。 

接收器规格

 输入阻抗及漏电流

在多点应用环境下，有效驱动器给总线上的接收器、处于三态或者无效的驱动器/收发器提供一个差分信号。从负载的角度看，处于三态或者未使能的驱动器、收发器与正常的接收器件一样都会对信号质量造成影响，MLVDS标准中规定处于非使能状态的驱动器、收发器允许有20uA的输入漏电流，由于MLVDS要求比LVDS更大的输入范围，当输入信号幅度较大时需要额外的漏电流，但所有的器件都可以简单等效为120KΩ最小输入阻抗，从而保证MLVDS驱动器在在满负载情况下可与32个MLVDS规格的电路进行互连。

 总线管脚电压

无效器件和MLVDS接收器件也对它们接入总线上的管脚电压进行了限制，以期总线上的电压维持在0~2.4V之间，从而保证系统正常工作。无效器件和接收器件禁止采用简单的故障自恢复（Fail Safe）上拉电路，因为该电路的冲放电可能造成总线电压超过2.4V或者0V，造成系统工作超出规定的最小工作共模电压范围。

 接收门限和Ⅰ型及Ⅱ型接收器件

MLVDS标准要求当输入差分电压幅度高达2.4V时接收器都能正常工作，这就保证了多至当32个驱动器同时有效时系统能正常工作。MLVDS同样规定当输入幅度大于50mV时接收器能正确检测输入状态。这个值仅为LVDS标准中相应规格的1/2，这样MLVDS标准通过降低接收器的输入门限和提高驱动器的输出幅度(MLVDS:565mV，LVDS:350mV)从而显著增加了系统的噪声裕量。和LVDS标准一样，MLVDS的接收门限要求是一个稳定状态规格，系统设计师应该提供至少50mV驱动信号在接收器的输入端以确保系统快速进入正常工作状态，LVDS标准对接收器故障保护未进行任何规定，只简单要求当差分输入信号绝对幅度大于100mV时接收器能正确检测到输入状态，当输入介于-100mV ~ +100mV时，输出可以处于不定状态。而在MLVDS标准中规定了Ⅰ型及Ⅱ型两类接收器，对总线发生故障时的故障保护进行了规范，下图图示了Ⅰ型及Ⅱ型接收器的输出响应与输入信号幅度之间的对应关系。

 

图3、Ⅰ、Ⅱ型接收器输入门限要求

从中可以看出，I型接收器与LVDS接收器一样，当输入介于 -50mV ~ +50mV时输出不确定，不过较于MLVDS标准，接收器的判别门限从100mV降为50mV。Ⅱ型接收器在Ⅰ型接收器的基础上加了100mV的偏移，总线输入差分信号小于50mV时输出为低，大于150mV时输出为高。这两种类型的接收器的应用场合也略有不同，Ⅰ型可以用于速率要求较高的时钟和数据传输，Ⅱ型主要用于传输低速的控制信号，并且Ⅱ型接收器支持线-或应用。

三、TI的SN65MLVD200家族

SN65MLVD200系列是TI公司于2001年推出的业界第一款MLVDS器件，总共包含6个器件，可以提供100兆比特/秒和200兆比特/秒两种速率的MLVDS驱动器，及Ⅰ型和Ⅱ型两种接收器。下表中对目前已经量产的器件进行简单的介绍，具体内容请访问下列网站 WWW.TI.Com 查看相应的器件手册。

SN65MLVDS200 家族

器件名称 标称速率 (Mbps) 接收器类型 SN65MLVD200D 100 Ⅰ型 SN65MLVD201D 200 Ⅰ型 SN65MLVD202D 100 Ⅰ型 SN65MLVD203D 200 Ⅰ型 SN65MLVD204D 100 Ⅱ型 SN65MLVD205D 100 Ⅱ型

200、202、204和205系列提供100Mbps信令速率，驱动器的电平转换时间限定在某1。5纳秒到3纳秒之间，众所周知，信令速率是电平转换时间的函数，前文给出了最大信令速率为转换时间倒数的一半，而一个被业界普遍采用的公式如下: 驱动器信令速率= 0.3/[ Tr，Tf]，[Tr，Tf]是指取两个参数中的最大值，当转换时间为3纳秒时，计算得信令速率为100Mbps；而1.5纳秒的最小转换时间限制了从接收器到总线的引线距离，在这种情况下，引线可以为3英寸。

 

图4，MLVDS200系列管脚定义及分

200和204管脚定义及分布如图4中(A)所示，通过控制接收和发送使能，允许在同一差分节点接收和发送，具有半双工通信能力。202、203和205的脚定义及分布如图4中(B)所示，提供相互独立的接收和发送总线，可以实现全双工通信。200和202提供Ⅰ型号接收器和100Mbps驱动器，而204和205内含Ⅱ型接收器。

201和203系列工作在200Mbps，转换时间限定在1到1.5纳秒之间，1纳秒允许接收器输入端到总线的引线距离达到2英寸。

总结：

LVDS标准从1996年诞生以来，迅速被业界所接受，数量众多的供应商提供了各种不同的分离接口方案，允许信号速率高达1G，传输距离达到数十米，而其功耗仅为一些前期标准(如RS-422，RS-485)的一小部分，广泛用于点→点以及多分支应用场合，但不能适应多点应用。MLVDS标准的诞生，如前面介绍的德州仪器的SN65MLVD200家族，将传统LVDS的低EMI，低功耗等优点带入多点应用领域，并且越来越多的芯片供应商进入该领域，可以预期在不久的将来将会有越来越多的MLVDS产品面市。

1 引 言

对于一些复杂的电子系统，单块电路板很难实现整个电路的功能，往往需要多块电路板才能实现祭个电路系统的功能，组成一个完整的电子系统；还有一 电子系统由于结构等原因，系统中的各功能模块必须分离安装，因此也必须使用多块电路板来实现。在构成这一类的电子系统时，如果各个组成部分之间有大量的数据需要传送，则系统中各个部分之间的通讯问题就显得特别重要。应用并行差分传送技术可以有效地解决问题，特别是对于传输距离较远，传输数据量大，传输实时新要求高的场合，更可以显示出该技术的优越性，从而为解决诸如上述提到的电子系统设计问题提供了更好的解决办法与途径。

2 LVDS技术

低压差分传送技术是基于低压差分信号(Low Volt-agc Differential signaling)的传送技术，从一个电路板系统内的高速信号传送到不同电路系统之间的快速数据传送都可以应用低压差分传送技术来实现，其应用正变得越来越重要。低压差分信号相对于单端的传送具有较高的噪声抑制功能，其较低的电压摆幅允许差分对线具有较高的数据传输速率，消耗较小的功率以及产生更低的电磁辐射。低压差分传送I/O接口标准由IEEE定义在TIA/EIA-644 and IEEE Std．1596．3这一技术规范内[1]。

3 Cyclone可编成逻辑器件及其差分接口[1]

Cyclone列系是Altera公司近年来推出的基于1．5 V，0．13μm全铜SRAM工艺现场可编程门阵列器件，其内部具有丰富的逻辑资源，最多可提供20060LEs，提供8个全局时钟及1-2组时钟锁相环，内核采用1．5 V的低电压，I／O接口支持1．5 V，2．5 V，3．3 V及5 V的接口标准，支持低成本的串行配置器件EPCS1，EPCS4等，这些资源为系统的设计带来极大的方便，再加之其低廉的价格使得该系列器件的应用极为广泛；除了上述的特点之外，Cyclone列系器件还提供了数目众多的高速(640 Mb／s)LVDS I/O接口和低速(311 Mb／s)LVDS I／O接口，这些丰富的LVDS接口资源为差分传送提供了便利，与传统的低压差分传送接口相比较采用Cyclone的FPGA更具灵活性。Altera公司提供的QuartusⅡ软件为Cyclone器件的应用提供了强大的支持[2-3]。

图1是采用Cyclone的FPGA实现低压差分传送的模型结构框图。该传送在2个cyclone的FPGA芯片之间进行，利用该可编程逻辑器件的I/O接口的LVDS驱动器把FPGA内部逻辑信号转换为低压差分信号对，经过传输线传送到对方被差分接收电路接收，在发送器的输出端接入电阻网络可以削弱差分信号的幅值，防止信号产生振荡，而在接收端的差分对线之间并入的100 Ω电阻作为终端电阻，由于差分接收器的输入阻抗较高，因此差分对线上的电流主要通过终端电阻形成回路，从而也在接收器的输入端形成差分接收的信号电压。由于差分对线在传输过程中耦合的干扰信号大致相当，因此在差分接收时可以被较好抑制，这也是差分传送技术最基本的原理与出发点。 图2中(a)，(b)分别是LVDS差分发送与接收时的信号波形。

表1是Cyclone系列器件差分接口工作的特性参数。 

4 LVDS技术通讯的方案

低压差分传送技术仅是一种技术手段，简单地讲这种技术手段提供了用于通信的具有较高抗干扰能力的信号传输形式，但是对于一个具体的通讯系统而言，除了需要这样的传输手段以外，还必须确定相应的通信方式及通讯协议，通常可以采用串行通信或并行的通信方式。对于串行通信方式又有异步串行通信与同步串行通信之分，异步串行通信不需要传送时钟信号，但是通信的速率通常较低，难以满足高速数据通信的需要；同步串行通讯具有较高的通信速率，但是实现的难度较大，通信接口及相关的协议较复杂[4-5]。

并行通信方式通常具有较高的传输速率，且简单易行，但是直接的简单并行是不能进行较长距离的数据传输的，在通常情况下单端信号并行传输不具有长距离传输的意义。这里把并行传输方式与差分传输相结合就可以实现并行的差分传送，他既具有差分传输的可靠性与高的抗干扰能力，又具有并行传输的高速性、实时性及简单性。简单地说并行差分传送就是把并行传送的单端信号转换为差分信号进行传送，并由接收端的差分接收电路接收后还原为单端信号。 由于单端信号转换为差分信号后信号线的数量加倍，采用并行的差分传送较适合解决较近距离的高速数据传输与设备互连，例如一幢建筑内部的设备互连，一个大型电子系统内部各不同单元之间的通信连接等。对于远距离的通信采用该方式由于线路的成本及铺设等原因较少采用。由于并行的差分传送需要较多的差分发送器与差分接收器，采用通用的收发器将是系统地规模庞大，成本上升，不易实现，采用Cyclone系列的可编程逻辑器件，利用其丰富的差分接口资源可以使这一问题迎刃而解。

5 并行低压差分传送技术在工业绘图机上的应用

工业绘图机是重要的图形输出设备，被广泛地应用于CAD设计、GIS地理信息系统、数码影像输出等领域。早期的绘图机一般采用笔式绘图输出，但是笔式绘图机存在着输出速度较慢、输出图形质量较差、只能输出线条图等缺点，因此笔式绘图机正在逐渐被喷墨绘图机所取代，数字化的喷墨绘图机具有输出速度高、输出图形的质量好，不仅可以输出线条图还可以输出任意的点阵图形，对绘图机用纸的质量要求较低，有利于降低成本，自动化程度高，提高了生产的效率。目前工业用喷墨绘图机正在朝着宽幅面、高速度、高输出质量的方向发展，这使得工业喷墨绘图机成为一个大型的复杂机电控制系统[6]。在这个控制系统中电气控制部分包括喷墨打印数据的存储、组织、处理、传送、喷墨头的驱动、输纸电机及字车电机的控制等。

在喷墨绘图机工作时安装在字车上的喷墨头在字车电机的拖动下沿导轨运行，喷墨头及其驱动电路通常是一起安装的，属于运动部分，而喷墨绘图机的主控制器由于体积较大、板上的连线较多等原因无法安装在字车上，通常固定安装在机器机架的一侧，这样一来就存在一个问题，即喷墨绘图机主控制器到喷墨头之间的数据传送问题。这一数据传送问题存在这样几个特点：第一，传输的距离较远。当前，宽幅面的喷墨绘图机输出幅面可以达到2 m以上，字车运行的区间达到2．5 m，再考虑安装等原因从主控制器到喷墨头的数据传输距离应在3 m左右；第二，数据传输的速度要求较高。喷墨绘图机通常为提高喷墨输出的速度采用多个喷墨头并行的方式进行工作，每个喷墨头工作时都需要大量的打印数据，多个喷墨头所需要的打印数据量就会更多，在笔者所设计的喷墨绘图机中就采用了4个喷墨头进行喷墨输出，4个喷墨头每秒钟需要消耗7．9 MB的数据；第三，数据传输的实时性强。绘图机工作时字车运行到对应的位置时喷墨头就必须在相应的位置喷印输出相应的数据，因此这里的数据传输必须具有严格的实时性能，否则将严重的影响绘图机的图形输出质量。对于上述所要求的数据传输采用单端的数据传输是无法满足要求的，采用RS 485总线、CAN总线等常用的串行差分传送技术也不能满足这里的数据传输要求，而且采用串行数据传输会使实时性受到影响，因此这里综合考虑采用简单易行的并行低压差分传送技术来解决这一问题，图3是该接口设计方案的原理框图。

在该设计方案中主处理器采用了高速的DSP处理器TMS3202407，主频速率40 MHz。这里从主处理器的总线信号取8位数据、6位地址及总线写信号经差分转换后进行传送，由于只存在从主控制器到喷墨头驱动器的单向数据传送，因此接口的设计简化了，避免了双向的差分转换。在喷墨头一侧每个喷墨头的控制单元被映射为一组寄存器，4个喷墨头的所有控制寄存器被到映射到主控制器的I／O空间，6位地址信号被差分接收后还原为6位本地单端信号，用来选择喷墨头映像寄存器，被选中的单元在写信号的作用下把经差分接收到的一个字节的数据写到该单元。由于差分传送所用的柔性导电带排列在一起，因此经过差分传送后主控制器的总线信号由于时延的一致性仍然保持着原有的时序特性。 为实现差分的发送与接收在主控制器上采用可编程逻辑器件EP1C6Q240，在喷墨头一侧同样采用EP1C26Q240实现数据的差分接收，Cyclone系列器件具有丰富的内部资源，可以很方便地使用这些资源来实现收发接口的地址译码、缓冲、寄存等功能，这样就极大地方便了用户的接口设计，笔者通过实践深切体会到这一点带来的方便。

该方案经过测试，完全可以满足系统数据传送的要求，从而大大的简化了系统的设计的复杂程度，取得了较好的效果，测试时采用的通信线为间距1 mm的FFC柔性导电带，长度4 m。图4差分接收信号波形-I为实际测试差分接收端所得的信号波形，从图可以看出差分信号的波形整体，幅值VID稳定在500 mV左右，接收端共模电压VCM稳定在1．5 V左右，此时的数据传送速率为4 MB／s；图5差分接收信号波形一Ⅱ为传输速率20 MB／s时的信号波形图，此时信号的前后沿时间在信号的传输周期中所占的比例加大，波形质量下降，但是总体性能稳定可靠，完全可以满足宽幅面喷墨绘图机的数据传输需要。由于笔者所使用的DSP系统主频为40 MHz，20 MB／s的传输速率已经达到了处理器的极限，如果采用更高速度的处理器，差分传输的速度应该还可以提高。

6 结 语

低压差分传送技术具有卓越的性能，而具有差分收发接口的可编程逻辑器件的出现与应用又为差分传送技术的应用创造了更有利的条件。并行差分传送技术的采用为实现高速的设备互连及组建大规模的电子系统提供了一条简便易行的解决之道。笔者经过在宽幅面的喷墨绘图机上使用该技术充分的证明了该技术的有效性。