altera的FPGA中DATA[2..7] 这几个管脚可以用作普通IO口吗?假如我的设计中有AS模块,那是不是这几个引脚就不能用作普通IO了吗? 它的状态是三态门是什么意思?
图片拖拽到新窗口放大~~~
在assignment-》device-》device and pin options 那里