EEPW论坛

 This Design Advisory covers the name changes for GT ports in the 7 Series FPGAs Transceivers models and wizard released with ISE 13.2 software.解决方案使用 ISE 13.1 软件的客户应该已意识到，随 ISE 13.2 软件发布的 7 系列 FPGA 收发器向导 v1.4 和模型中的端口列表已变更，并且用户需要因这些端口的变更而更新其例化。 端口名变更GTXE2_CHANNEL 模块：'CPLL_RXOUT_DIV' 已更改为  'RXOUT_DIV''CPLL_TXOUT_DIV' 已更改为 'TXOUT_DIV'这些名称的变更是为了反映这样一个事实：通道中的输出分频器可以与 QPLL 或 CPLL 一同使用。还将在《7 系列 FPGA GTX 收发器用户指南》(UG476) 的下一修订版中更新这一内容。GTXE2_COMMON 模块：'BGBYPASS' 已更改为  'BGBYPASSB''BGMONITOREN' 已更改为 'BGMONITORENB'例如，gtwizard_v1_x.vhd 文件定义的  vhdGTXE2_COMMON 模块中的端口已更改如下：将：BGBYPASS                =>      tied_to_ground_i,BGMONITOREN          =>      tied_to_ground_i,更改为：BGBYPASSB                       =>      tied_to_vcc_i,BGMONITORENB                 =>      tied_to_vcc_i,这些新的端口名将从 ISE 13.2 版软件开始启用。协议如需了解这些端口的更改对特定协议 IP 所产生的影响。

适用于器件


http://china.xilinx.com/images/css/square.gif); margin-top: 0px; margin-bottom: 0px; padding-bottom: 8px; padding-left: 20px;">
Artix-7
Kintex-7
Virtex-7
设计工具


http://china.xilinx.com/images/css/square.gif); margin-top: 0px; margin-bottom: 0px; padding-bottom: 8px; padding-left: 20px; font-family: Arial, Helvetica, sans-serif; font-size: 12px;">
ISE Design Suite - 13.2
IP


http://china.xilinx.com/images/css/square.gif); margin-top: 0px; margin-bottom: 0px; padding-bottom: 8px; padding-left: 20px; font-family: Arial, Helvetica, sans-serif; font-size: 12px;">
7 Series FPGAs Transceivers Wizard