这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 时钟周期约束 TIMESPEC 定义派生时钟用法

共1条 1/1 1 跳转至

时钟周期约束 TIMESPEC 定义派生时钟用法

菜鸟
2015-09-04 11:39:21     打赏
TIMESPEC "TS_identifier2"= PERIOD "timegroup_name" "TS_identifier1" 
[*|/] 倍数因子 [+|-] phasevalue [单位]
TS_identifier2 要定义时钟,TS_identifier1已定义时钟

TIMESPEC "clk_syn"= PERIOD "clk" 5ns #定义系统时钟
#定义反相时钟clk_syn_180,clk_syn_half
TIMESPEC "clk_syn_180"= PERIOD "clk_180" clk_syn PHASE+2.5ns
TIMESPEC "clk_syn_half"= PERIOD "clk_half" clk_syn/2 
其中 timegroup_name 代表什么,即 clk_180;clk_half 代表什么




关键词: 时钟周期约束     TIMESPEC 定义派生时钟    

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]