求助，FPGA低电平无法正常拉低-电子产品世界论坛

共1条 1/1 1 跳转至页

求助，FPGA低电平无法正常拉低

菜鸟

2015-10-04 15:42:54 打赏

C3系列的，自己画的板子，3.3V的IO拉低只有1.6V左右，拉高正常，是什么原因？谢谢！

共1条 1/1 1 跳转至页

打赏帖
与电子爱好者谈读图二被打赏50分
【FRDM-MCXN947评测】Core1适配运行FreeRtos被打赏50分
【FRDM-MCXN947评测】双核调试被打赏50分
【CPKCORRA8D1B评测】---移植CoreMark被打赏50分
【CPKCORRA8D1B评测】---打开硬件定时器被打赏50分
【FRDM-MCXA156评测】4、CAN loopback模式测试被打赏50分
【CPKcorRA8D1评测】--搭建初始环境被打赏50分
【FRDM-MCXA156评测】3、使用FlexIO模拟UART被打赏50分
【FRDM-MCXA156评测】2、rt-thread MCXA156 BSP制作被打赏50分
【FRDM-MCXN947评测】核间通信MUTEX被打赏50分