求助，FPGA低电平无法正常拉低-电子产品世界论坛

共1条 1/1 1 跳转至页

求助，FPGA低电平无法正常拉低

菜鸟

2015-10-04 15:42:54 打赏

C3系列的，自己画的板子，3.3V的IO拉低只有1.6V左右，拉高正常，是什么原因？谢谢！

共1条 1/1 1 跳转至页

打赏帖
【Mini-F5265-OB】2、移植FreeRTOS被打赏35分
【换取手持数字示波器】RISC-V架构使用cycle评估代码性能被打赏35分
【换取逻辑分析仪】SoEasy!基于ESP32的简易Wi-Fi遥控小车被打赏41分
【换取逻辑分析仪】记一次数字功放无声问题解决过程被打赏43分
【换取手持数字示波器】RISC-V 架构 lib.a 中 memcpy函数实现解析被打赏33分
【换取逻辑分析仪】基于MQTT协议的儿童遗留检测被打赏46分
【换取逻辑分析仪】旋转吧！立方体被打赏48分
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分
【分享评测，赢取加热台】第一篇树莓派5使用经验之Python虚拟环境的搭建被打赏40分
【分享评测，赢取加热台】+开源一个功能全面的物联网开发板之一被打赏10分