1.文本编辑:用任何文本编辑器都可以进行,也可以用专用的HDL编辑环境。
通常VHDL文件保存为.vhd文件,Verilog文件保存为.v文件
2.功能仿真:将文件调入HDL仿真软件进行功能仿真,检查逻辑功能是否正确
(也叫前仿真,对简单的设计可以跳过这一步,只在布线完成以后,进行时序仿真)
3.逻辑综合:将源文件调入逻辑综合软件进行综合,即把语言综合成最简的布
尔表达式。逻辑综合软件会生成.edf或.edif 的EDA工业标准文件。
4.布局布线:将.edf文件调入PLD厂家提供的软件中进行布线,即把设计好的
逻辑安放到PLD/FPGA内。
5.时序仿真:需要利用在布局布线中获得的精确参数,用仿真软件验证电路的
时序。(也叫后仿真) 通常以上过程可以都在PLD/FPGA厂家提供的开发工具(如
MAXPLUSII,Foundation)中完成,但如果采用专用HDL工具分开执行,效果会好得
多,否则这么多出售HDL开发工具的公司就没有存在的理由了。特别是MAXPLUSII的
用户,不要在MaxplusII中进行复杂的VHDL/VerilogHDL逻辑综合,(因为
MaxplusII只支持VHDL/Verilog的子集,其区别见帮助菜单中的VHDL章节)应上
www.altera.com去下载ALTERA绑定的免费OEM版HDL综合软件(或使用功能更强的通
用HDL逻辑综合软件)。
有奖活动 | |
---|---|
【EEPW电子工程师创研计划】技术变现通道已开启~ | |
发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
【EEPW在线】E起听工程师的声音! | |
“我踩过的那些坑”主题活动——第001期 | |
高校联络员开始招募啦!有惊喜!! | |
【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
送您一块开发板,2025年“我要开发板活动”又开始了! | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
分享汽车通信和多媒体总线结构被打赏20分 | |
【我踩过的那些坑】结构堵孔导致的喇叭无声问题被打赏50分 | |
NUCLEO-U083RC学习历程38+串口通过队列的方式输出两个字符串被打赏20分 | |
【我踩过的那些坑】分享一下调试一款AD芯片的遇到的“坑”被打赏50分 | |
电流检测模块MAX4080S被打赏10分 | |
【我踩过的那些坑】calloc和malloc错误使用导致跑飞问题排查被打赏50分 | |
分享电控悬架的结构与工作原理(一)被打赏20分 | |
多组DCTODC电源方案被打赏50分 | |
【我踩过的那些坑】STM32cubeMX软件的使用过程中的“坑”被打赏50分 | |
新手必看!C语言精华知识:表驱动法被打赏50分 |