EEPW论坛

基于FPGA的图像拉普拉斯边缘提取

AT7_Xilinx开发板（USB3.0+LVDS）资料共享       腾讯链接：https://share.weiyun.com/5GQyKKc       百度网盘链接：https://pan.baidu.com/s/1M7PLzRs-yMJv7NFJE8GVAw       提取码：qr0t

1系统概述如图所示，这是整个视频采集系统的原理框图。上电初始，FPGA需要通过IIC接口对CMOS Sensor进行寄存器初始化配置。这些初始化的基本参数，即初始化地址对应的初始化数据都存储在一个预先配置好的FPGA片内ROM中。在初始化配置完成后，CMOS Sensor就能够持续输出标准RGB的视频数据流，FPGA通过对其同步信号，如时钟、行频和场频进行检测，从而从数据总线上实时的采集图像数据。MT9V034摄像头默认初始化数据就能输出正常的视频流，因此FPGA中实际上未作任何IIC初始化配置。在FPGA内部，采集到的视频数据先通过一个FIFO，将原本25MHz频率下同步的数据流转换到50MHz的频率下。接着将这个数据再送入写DDR3缓存的异步FIFO中，这个FIFO中的数据一旦达到一定数量，就会写入DDR3中。与此同时，读取DDR3中缓存的图像数据，缓存到FIFO中，并最终送往LCD驱动模块进行显示。LCD驱动模块不断的发出读图像数据的请求，并驱动液晶显示器显示视频图像。本实例除了前面提到对原始图像做DDR3缓存和显示，还会在原始图像缓存到DDR3之前，另外做图像的多行缓存和拉普拉斯边缘提取处理，获得新的图像流，这个图像流写入到DDR3中。根据LCD显示模块的请求，读取DDR3中处理后的图像进行显示。最终在VGA液晶显示器上，可以看到左侧图像是原始的图像，右侧图像是经过边缘提取处理后的图像。