EEPW论坛

module divide2( clk , clk_o, reset);     input     clk , reset;     output   clk_o;     wire in;   reg out ;     always @ ( posedge clk or posedge reset)       IF ( reset)         out <= 0;           else             out <= in;         assign in = ~out;         assign clk_o = out;       endmodule