EEPW论坛

耦和和IO区隔离

　　首先是trace间的隔离，也就是避免线间耦和，注意级连藕和。隔离原则包括：CLK与IOtrace间至少30mils;CLK与电源trace和电源的shape至少20mils;在必要和有条件的情况下也可以保证IO和电源间距至少20mils（一般情况下电源带的噪声较多）切割线原则，在IOconnector处的VCC和GND都要切割，切割保持一致，GND留大约30mils缺口，有时为了避免重要信号线如USB，LAN的信号线跨切割，或很多信号线跨切割，VCC和GND切割也可不同，视具体情况而定，切割注意bypass电容的下地pin尽量放在IO区，电感跨在切割线上CLKgenerator处的切割，有两种方式：一种是VCC切割成GND，GND不切割;另一种是VCC切割成POWER，GND切割并在CLK出口处留缺口，自己曾用过的两种结合的方法，即VCC切割成GND，GND也切割留缺口，切割时注意CLK区域的零件和外部零件的区分，不相关走线不要走进CLK区域，如从+3V到CLK+3V的电感最好跨在切割线上IO电源噪声隔离对于IOconnector如有连接电源的pin脚，此电源要特别注意，其滤波电感跨在切割线上，保证电感前后的走线在各自区域，检查电源走线并在必要的地方预留电容。

　　保证回返电流的完整

　　对于CLK信号线，换参考面及跨切割均要预留电容。

　　对于USB，RGB，LAN这些对噪声敏感的信号线换层及跨切割同样预留电容。

　　其它的信号线如果有很多组同时换层或跨切割时预留电容。

　　尽量通过修改Placement和调整切割线避免跨切割。

　　CLK回返电流的完整

　　由于回返电流并不是线状分布，而是面状分布，所以CLK信号线距离板边缘至少50mils;尽量避免。

　　在Slot下方走线及绕线;距离参考面的切割线至少20mils;还要注意每条CLKtrace走过的地方。

　　是否由于某处打孔过多破坏了GND的完整从而破坏了回返电流的完整。

　　电容原则

　　电容的位置和连接。

　　为了尽可能发挥电容的作用，保证电容的有效性，需注意以下几点：

　　A.IO的bypass电容尽量靠近IO的pin脚，保证信号线进入connector前最后连接的是bypass。

　　电容，电源的decoupling电容尽量靠近IC;

　　B.连接电容的方式尽量避免用分支连接，避免两个电容共享同一个GND的pin脚

　　除了重要信号线跨切割，换层所需预留电容外，其它所需预留电容还包括：

　　a.一些离CLK较近又与IO有联系的电源trace;

　　b.与IO相邻的电源区块预留decoupling电容;

　　c.一些靠近IO区的细长电源区块和shape预留decoupling电容

　　d.PCISlot和AGPslot附近预留decoupling电容

　　信号线分类

　　高速信号线

　　一般都是从CLKgenerator出来的CLK信信号，具体包括到CPU，南北桥，SuperIO，Bios，AC97，PCISlot，名字上一般带有CLK或CK，有时是带数字（14，33，48，66等指示此CLK的频率）除CLKgenerator外还有CLKbuffer（一个CLK输入，几条相同CLK输出）和南侨可能有CLK输出，北桥或CPU也会有到DDR的CLK信号线除CLK线外，主要IC间的bus，IC到AGP，PCISlot和HDDSlot的信号线也属高速线USB，LAN，1394的差分信号线也属高速线，如要在换层和跨切割中选择的话，宁愿跨切割。

　　IO信号线

　　KB和MS，电感加电容滤波

　　LPT，COM，电容滤波

　　VGA，型滤波

　　USB，1394，0R电阻和Choke共lay

　　LAN，一般会有LANTransformer

　　其它需注意的信号线

　　FrontPanel信号线，有必要的信号线预留滤波电容

　　CPUFan的Connector接线，有必要的预留滤波电容

　　Powerconnector中的部分信号线，有必要时预留电容或预留0R电阻