EEPW论坛

　　接下来为大家介绍 PCB设计 如何做好接地设计？

　　接地无疑是 PCB 系统设计中最困难的问题之一。尽管其概念相对简单，但实现起来很复杂，并且不幸的是，它没有一种可以用详细步骤描述的简洁方法来确保良好的结果，但是如果某些细节处理不当，则可能导致头痛。

　　对于线性系统，地面是信号的参考点。不幸的是，在单极电源系统中，它也作为电源电流的环路被ACTS占用。接地策略应用不当可能会严重损坏高精度线性系统的性能。

　　接地对于所有模拟PCB设计都是重要的问题，在基于PCB的电路中正确实现接地也同样重要。幸运的是，PCB环境中固有一些高质量的接地原理，尤其是接地层的使用。由于此因素是基于pcb的模拟PCB设计的显着优势之一，因此在本文中我们将重点介绍它。

　　我们必须管理接地的其他方面，包括控制可能导致性能下降的杂散接地和信号返回电压。这些电压可能是由于外部信号耦合，公共电流引起的，或者仅仅是由于接地线中的IR电压降过大所致。正确的布线，布线的大小以及差分信号处理和接地隔离技术使我们能够控制这种寄生电压。

　　我们将讨论的一个重要主题是用于模拟/数字混合信号环境的接地技术。实际上，高质量的接地问题可以而且必须影响混合信号PCB设计的总体布局原则。

　　当前的信号处理系统通常需要混合信号设备，例如ADC，DAC和快速数字信号处理器（DSP）。由于需要处理具有宽动态范围的模拟信号，因此必须使用高性能ADC和DAC。在恶劣的数字环境中保持宽动态范围和低噪声与采用良好的高速电路PCB设计技术密切相关，包括适当的信号布线，去耦和接地。

　　在过去，“高精度，低速”电路被认为与所谓的“高速”电路不同。对于ADC和DAC，通常将采样（或更新）频率用作判别速度标准。但是，以下两个示例表明，实际上，当今大多数信号处理技术都是真正的“高速”，因此必须将其视为保持高性能的此类设备。 DSP，ADC和DAC都是如此。

　　所有适合信号处理应用的采样ADC（带有内置采样保持电路的ADSC）均以具有快速上升和下降时间（通常为纳秒）的高速时钟工作，即使吞吐量似乎是低。例如，一个中速12位逐次逼近（SAR）ADC可以在10 MHz的内部时钟上运行，采样率仅为500 kSPS。

　　Σ-ΔADC具有高采样率，因此也需要高速时钟。甚至吞吐率范围从10 Hz到7.5 kHz的高分辨率所谓的“低频”工业测量ADC（例如ad77xx系列）也可以在5 MHz或更高的时钟频率下工作，并提供高达24位的分辨率。

　　更复杂的是，混合信号IC同时具有模拟和数字端口，因此如何使用适当的接地技术就变得更加复杂。此外，某些混合信号集成电路的数字电流相对较低，而其他混合信号集成电路的数字电流较高。在许多情况下，这两种类型的IC需要不同的处理以实现最佳接地。

　　数字和模拟PCB设计工程师倾向于从不同角度看待混合信号设备。本文的目的是说明适用于大多数混合信号设备的通用接地原理，而无需了解内部电路的细节。

　　从上面可以明显看出，没有关于接地问题的快速手册。不幸的是，我们无法提供能够保证成功接地的技术列表。我们只能说忽略某些事情可能会导致一些问题。在一个频率范围内有效的内容可能在另一频率范围内无效。需求也有冲突。解决接地问题的关键是了解电流的流向。