编译 vxworks bootable image时,到一半的时候,提示如下:
make: *** No rule to make target `D:\Tornado\target\config\ep8260_bsp\m8260FccEnd.obj', ne eded by `partialImage.o'. Stop.
请问如何解决?
没道理啊,在makefile文件里已经指明了路径,
EXTRA_MODULES = $(BSP_DIR)\m8260FccEnd.obj $(BSP_DIR)\miiLib.obj # For the vxWorks image
请继续指教!
我的BSP中有m8260FccEnd.c文件,刚才按您的说法试了一下,果然行了!
另外我试过如果去掉EXTRA_MODULES = $(BSP_DIR)\m8260FccEnd.o $(BSP_DIR)\miiLib.o中等号右边部分(即让EXTRA_MODULES为空值),编译也能通过,这样生成的image会有问题吗?
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 | |
【分享评测,赢取加热台】使用8051单片机驱动WS2812被打赏40分 |