这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » load program 时有问题

共1条 1/1 1 跳转至

load program 时有问题

菜鸟
2004-11-16 16:37:11     打赏

out文件load不到目标板中

我看了网站上的FAQ,但没有看明白。能否请老师详细的解释一下!我是一个很菜的菜鸟!!请尽量说的详细点!多谢!

运行环境是cc2000_410 仿真器的型号usb2.0, 目标板DSP型号f206, cmd文件: MEMORY { PAGE 0: VECS: origin = 00000h, length = 0040h PROG: origin = 00044h, length = 07000h PAGE 1: B2: org=00060h, len=00020h B0: org=00200h, len=00100h B1: org=00300h, len=00100h SARAM: org=00800h, len=01000h }

SECTIONS { .text : { } > PROG PAGE 0 .cinit : { } > PROG PAGE 0 .switch : { } > PROG PAGE 0

.const : { } > PROG PAGE 0 .data : { } > B0 PAGE 1 .bss : { } > SARAM PAGE 1 .stack : { } > SARAM PAGE 1 .sysmem : { } > B1 PAGE 1

vectors: > VECS PAGE 0 } 生成的out文件load不到目标板中,有一个出错信息如下:data verification failed at address 40B8,please verify target memory and memory map.

load program 时是否需要*.gel文件?如果需要,能否给我一份:wjw1109@126.com




关键词: program     有问题    

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]