EEPW论坛

1. 根据提供的信息，显示驱动的时钟源是SSCG PLL2。关于是否只有一个时钟和切换时钟的问题，需要查阅相关的技术资料，例如显示驱动的数据手册或者参考设计文件。这些文件通常会提供关于时钟配置和切换的详细信息。

2. 针对显示模块EMC实验不通过的情况，需要进行详细的EMC分析和排查。首先，查看EMC测试反馈的是哪个引脚出现电磁尖峰。然后，可以尝试以下几个方面的优化措施：
   - 重新设计PCB布局，尽量缩短高速信号传输线的长度，减小信号的辐射和敏感度。
   - 添加电源和地线的滤波器，降低电源噪声和地线干扰。
   - 使用合适的阻尼电阻和瞬态电压抑制器，限制信号的上升和下降时间。
   - 优化基础连接，例如使用短接绕组并添加补偿电容，以减少噪声的干扰。
   - 使用屏蔽罩或者屏蔽材料来隔离显示模块和其他电路之间的电磁干扰。
   - 考虑引入EMC仿真工具，如SPICE或者电磁场仿真软件，对设计进行预估和优化。