史密斯圆图进行阻抗匹配的过程
1.为什么要从往上到2点再往下到3点,而不能直接从1到3点?
2.为什么是并联电感、串联电容,这个怎么判断呢?
3.假如是D类功放,电路拓扑是一个半桥+LC振荡,LC后面接线缆和负载(比如是超声波换能器)那阻抗的测试过程是先把LC元件从电路板上取下来,测试出半桥的输出阻抗?然后测试出来LC电路、线缆、负载连接在一起的阻抗?最后是调整LC的参数来适配功放的输出阻抗?比如功放输出阻抗是75欧姆,那么把(LC电路+线缆+负载)组件的阻抗调整到75欧姆?具体是怎样的匹配过程?
共5条
1/1 1 跳转至页
史密斯圆图进行阻抗匹配的过程
![](http://uphotos.eepw.com.cn/1617431508/thumb/avatar.jpg)
只看楼主 1楼
![](http://uphotos.eepw.com.cn/1561043324/thumb/avatar.jpg)
![](http://uphotos.eepw.com.cn/u200914504/thumb/avatar.jpg)
5楼
我没看错的话,这个是个提问帖吧,以我对史密斯圆图的浅薄理解:
上到2再下到3并非我们要强行这么做,首先需要理解史密斯圆图上各个圆形的意思,如果从1直接到3那相当于电阻一直在变,但是电抗不变,在设计上基本不可能,也就是这条传输线对不同频率只表现出了电阻的变化。1到3表示的是通频带内的阻抗表现,一定是电阻电抗一起变的。
史密斯原图横轴表示的是纯电阻,横轴上方表示的是偏感性,下方表示偏容性。(具体可以查下史密斯原图上复平面的推到过程,就能理解了)基于这个基本,那么当前可以知道1 2 3点都是偏感性,那自然要考虑降低感性的影响(最理想的状态实际是1 2 3都变成1个集中在圆心的点,也就是纯75Ω的电阻,在这个点上反射系数为0),那么并联电感和串联电容就也好理解了。
具体功放我没做过,但是以之前调RF阻抗匹配的情况来看,之所以做阻抗匹配,是为了防止有用信号过多反射,导致输出信号功率不足。那如果是我来调的话,可能会直接从LF的左侧直接引线进行调试。
共5条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
【STM32H7S78-DK评测】LTDC Color Key功能验证被打赏50分 | |
请大声喊出:我要开发板!---使用esp32驱动AD7606C-18被打赏50分 | |
分享技术笔记四被打赏50分 | |
【STM32H7S78-DK评测】LCD显示功能配置被打赏50分 | |
为什么FPGA属于硬件,还需要搞算法?被打赏50分 | |
【STM32H7S78-DK评测】基础环境搭建之FreeRTOS适配被打赏50分 | |
买了一个RaspberryPiPico2试玩被打赏100分 | |
分享技术笔记三被打赏50分 | |
【STM32H7S78-DK评测】基础环境搭建之裸机环境添加shell被打赏50分 | |
基于STC8H8K64U和DS18B20的温度采集和LabVIEW上位机显示被打赏100分 |