我这里先写这五种,不过还有更多的,后续慢慢增加,先看下面例出来的这五总。
1、杜绑线
2、开关
3、仿真器
4、隔离芯片
5、电流采集
1、杜邦线最熟悉的陷阱,
杜邦线是原型开发必备,但也是最大的不确定性来源。
它坑在哪里呢。
时通时断,线芯内部断裂,或者母头弹片松动,导致接触电阻巨大且不稳定。这是造成时转时不转、数据偶尔丢包的元凶,还有OLED压根就不亮。
电感与噪声,长长的杜邦线会成为天线,引入空间电磁干扰,尤其是开关电源和PWM附近,也会因为分布电感影响高频信号质量。
意外短路,一堆杜邦线缠在一起,稍有不慎,电源线和信号线碰到一起,瞬间烧毁芯片。这个我没有出现过问题,我同事搞了好几回,还把逻辑分析仪烧掉了。
避坑方法
优选高质量线材,选择线径粗、接口紧实的杜邦线,或者是那种硅胶的杜绑线。
硅胶杜邦线高温的线,这种不那么容易坏,而且还要买那种粗一 点的,不要买细的。
尽量缩短长度,能用10cm就不用20cm。
规范布线,电源线、信号线、电机线分开走线,避免缠绕。使用扣式排线或压好排线的端子。
如果有必要可以做一块小的转接板或使用结构紧凑的接插件,彻底取代杜邦线,这是产品化的必经之路。或者自己做杜邦线,我自己就是这样子的,自己做,还是可靠一些,断了可以再接。
2、开关被忽视的一个器件,为什么要提到它呢,我们继续往下面看,
这里的开关包括电源开关、使能开关、拨码开关等。
主要坑的表现。
上电时序问题,按下电源开关,MCU、驱动芯片、运放等器件的电源并非同时建立。如果MCU先于驱动芯片上电,GPIO可能输出不确定电平,导致驱动芯片误动作。
抖动干扰,机械开关在通断瞬间会产生毫秒级的抖动,如果直接接到MCU中断引脚,会触发多次中断,导致程序逻辑错误。
状态读取错误,在程序初始化时读取开关状态,如果此时开关还在抖动,读到的可能就是错误状态。
还有几种可能,就是你用万用表测量时,他似乎是通的,你动一动它又不通了;你拿在手上量时,它是通的,放平后,它又不通了。你轻轻按下它是通的,你按深一点它又不通了。
避坑方法
硬件消抖,在开关后接入简单的RC低通滤波电路。
软件消抖,读取开关状态后,延迟10-20ms再次读取,确认状态一致后再执行操作。
检查电源序列,确保核心控制器MCU的复位信号在其它功率器件稳定后再释放。或者,让MCU上电后先将所有驱动输出置于安全状态高阻或低电平,再进行初始化。
检查开关时需要用动去动一下开关的柄,这种通常经常遇到,所以测量时要注意方法。
3、仿真器是我们非常常用的下载工具吧,但是这个也会有一些坑,整死人,把你弄的连方向都找不到。
坑的表现:
接线错误,SWD接口的SWDIO、SWCLK、GND、VCC(3.3V)接错或接触不良,特别是忘记接GND回路。
电源冲突,仿真器既给目标板供电,目标板自己也供电,如果电压有细微差别,可能形成倒灌,损坏仿真器或目标板。
热插拔损坏,在目标板或仿真器通电状态下插拔SWD/JTAG接口,可能因瞬间电压冲击损坏接口芯片。
排除了上面的可能性,还有一种就是不能下载的,特别是在ESP32表现突出,就是你怎么弄都下载不进去,或者它下载中途就不下载了,但是它又要识别出芯片。
避坑方法
断电连接,严格遵守先断电,再连接,最后上电的顺序。
单一电源,调试时,要么只用仿真器供电,要么只用自己的电源供电,并通过跳线帽选择。务必避免同时供电。或者我自己画了一个转接板,上面带开关的,可以关掉电源。
检查电压,连接前,用万用表测量目标板MCU的VCC电压,确保在仿真器支持范围内。自己不确定的时候,不知道是5V,3.3V,还是1.8V,最好先量一下。
下载不进去时,多换几个下载器,不要纠结,换几个不同版本的,或者使用别人常用的比较成熟的,肯定能解决这个问题。
4、隔离芯片配置不当会自爆的现象,近期遇到了后多这样的现象
包括数字隔离器和隔离运放等,我这里主要说说这个芯片ACNW3190-500E,上电就烧。
这个是内部结构图:
这个是它的推荐电路和参数:
主要坑在哪里
电源缺失,只给初级侧供电,忘了给次级侧供电,或者两侧电源时序不对。隔离芯片无法正常工作,信号无法传递。
电源纹波,隔离芯片内部的DC-DC转换器可能产生较大纹波,如果模拟和数字部分的退耦没做好,会严重影响ADC采样精度。
地线处理,错误地将隔离两侧的地GND1和GND2,在物理上连接在一起,这完全违背了隔离的初衷,还可能形成地环路引入噪声。
损坏,上电它不会马上就烧,它是慢慢的烧的,多上几次电,然后它就会完全坏掉了,直接就把5V拉死了,或者电压拉低了。
避坑方法
仔细阅读数据手册,明确初级和次级侧各自的电压需求。
电源退耦,在隔离芯片的每个电源引脚附近,紧挨着放置一个100nF的陶瓷电容,并配合一个更大容量的电解电容10uF。
严格分区,在PCB布局上,明确划分初级侧和次级侧,确保两地之间保持足够的爬电距离,且无任何铜箔连接。
上面的原理图在23脚之间串连了电阻,可以把这个电阻适当的换大,就可以解决这个问题,加一点自己的经验,一个5V的输入,串一个270R的电阻,可以思考一下,一个LED会不会很亮,也就是说用一点自己的经验,来反向验证,可行性是不是可以的。我是把这个电阻换成了470R,就解决了这个问题。
5、电流采集
电流采样是FOC控制的基石,这里的坑最多也最深。还有就是互感器电流采集,现在同事还在纠结这里是什么信号,是交流还是差分。
主要坑的表现
采样电阻选择不当;
功率不足,阻值选得合适,但功率太小,一上大电流就过热烧毁。
电感过大,普通的贴片电阻在高频PWM环境下,其寄生电感会严重影响采样波形真实性,应选用专为采样设计的低感电阻。
运放电路设计错误;
偏置电压,运放自身的失调电压会引入直流偏置,导致采样零点不准。在小电流采样时尤为致命。
带宽不足,运放增益带宽积不够,无法准确响应PWM频率下的电流变化,导致相位滞后和幅度衰减。
转换电路设计不正确,杂波影响严重。
PCB布局灾难;
采样路径过长,采样电阻到运放输入的走线又长又绕,像天线一样拾取开关噪声。
地线混乱,将大功率地逆变桥地和信号地运放地混在一起,导致地平面噪声巨大,采样值跳变严重。
避坑方法
电阻选择,选用高精度、低温度系数、低寄生电感的专用采样电阻,或者金属的插件电阻,并仔细计算其额定功率,留足3-5倍余量。
运放选择,选择低失调电压、高共模抑制比、足够增益带宽积的运放。对于高频应用,差分运放比用普通运放搭建的电路更可靠。
PCB布局黄金法则,说到这里又说到我专业上去了。
Kelvin连接,对采样电阻使用四线制Kelvin连接,将采样信号直接引到运放输入端,避免大电流路径压降的影响。
星形接地/单点接地,功率地(PGND)和信号地(AGND)在一点连接(通常是ADC的接地参考点)。
紧靠布局,运放、RC滤波电路应尽可能地靠近采样电阻放置。
包括电路都要找成熟的,可以少走很多的弯路。