EEPW论坛

饮水思源 (Sun Dec 22 00:28:25 2002) 摘自《电路设计与制版Protel 99高级应用》 人民邮电出版社 　　 需要遵循的原则如下： 　　（1） 在元器件的布局方面，应该把相互有关的元件尽量放得靠近一些，例如，时钟 发生器、晶振、CPU的时钟输入端都易产生噪声，在放置的时候应把它们靠近些。对于那些 易产生噪声的器件、小电流电路、大电流电路开关电路等，应尽量使其远离单片机的逻辑 控制电路和存储电路（ROM、RAM），如果可能的话，可以将这些电路另外制成电路板，这 样有利于抗干扰，提高电路工作的可靠性。 　　（2） 尽量在关键元件，如ROM、RAM等芯片旁边安装去耦电容。实际上，印制电路板 走线、引脚连线和接线等都可能含有较大的电感效应。大的电感可能会在Vcc走线上引起严 重的开关噪声尖峰。防止Vcc走线上开关噪声尖峰的唯一方法，是在VCC与电源地之间安放 一个0.1uF的电子去耦电容。如果电路板上使用的是表面贴装元件，可以用片状电容直接紧 靠着元件，在Vcc引脚上固定。最好是使用瓷片电容，这是因为这种电容具有较低的静电损 耗（ESL）和高频阻抗，另外这种电容温度和时间上的介质稳定性也很不错。尽量不要使用 钽电容，因为在高频下它的阻抗较高。 在安放去耦电容时需要注意以下几点： 　·在印制电路板的电源输入端跨接100uF左右的电解电容，如果体积允许的话，电容量大 一些则更好。 　·原则上每个集成电路芯片的旁边都需要放置一个0.01uF的瓷片电容，如果电路板的空 隙太小而放置不下时，可以每10个芯片左右放置一个1～10的钽电容。 　· 对于抗干扰能力弱、关断时电流变化大的元件和RAM、ROM等存储元件，应该在电源线 （Vcc）和地线之间接入去耦电容。 　·电容的引线不要太长，特别是高频旁路电容不能带引线。 　　（3） 在单片机控制系统中，地线的种类有很多，有系统地、屏蔽地、逻辑地、模拟 地等，地线是否布局合理，将决定电路板的抗干扰能力。在设计地线和接地点的时候，应 该考虑以下问题： 　·逻辑地和模拟地要分开布线，不能合用，将它们各自的地线分别与相应的电源地线相 连。在设计时，模拟地线应尽量加粗，而且尽量加大引出端的接地面积。一般来讲，对于 输入输出的模拟信号，与单片机电路之间最好通过光耦进行隔离。 　·在设计逻辑电路的印制电路版时，其地线应构成闭环形式，提高电路的抗干扰能力。 　·地线应尽量的粗。如果地线很细的话，则地线电阻将会较大，造成接地电位随电流的 变化而变化，致使信号电平不稳，导致电路的抗干扰能力下降。在布线空间允许的情况下 ，要保证主要地线的宽度至少在2～3mm以上，元件引脚上的接地线应该在1.5mm左右。 　·要注意接地点的选择。当电路板上信号频率低于1MHz时，由于布线和元件之间的电磁 形成回路。当电路板上信号频率高于10MHz时，由于布线的电感效应明显，地线阻抗变得很 大，此时接地电路形成的环流就不再是主要的问题了。所以应采用多点接地，尽量降低地 线阻抗。 　·电源线的布置除了要根据电流的大小尽量加粗走线宽度外，在布线时还应使电源线、 地线的走线方向与数据线的走线方身一致在布线工作的最后，用地线将电路板的底层没有 走线的地方铺满，这些方法都有助于增强电路的抗干扰能力。 　·数据线的宽度应尽可能地宽，以减小阻抗。数据线的宽度至少不小于0.3mm(12mil)， 如果采用0.46～0.5mm(18mil～20mil)则更为理想。 　·由于电路板的一个过孔会带来大约10pF的电容效应，这对于高频电路，将会引入太多 的干扰，所以在布线的时候，应尽可能地减少过孔的数量。再有，过多的过孔也会造成电 路板的机械强度降低。