这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » [建议] 不要使用SUMMIT的VisualVHDL :))

共1条 1/1 1 跳转至

[建议] 不要使用SUMMIT的VisualVHDL :))

菜鸟
2005-08-24 20:38:55     打赏
summit实在是个非常不好的软件。:(( 刚开始的时候,你觉得它不错,界面 看着也还行,尤其是作那些教学例子时。但如果你真的开始用它来编程时, 就会逐渐的大骂起来。 1、当某个方框图被移动到一个新的位置时,几乎所有的与其他方框连接好 的连线都北SUMMIT自动重新布线,位置感极差! 2、用图形进行状态机设计也不好用。如果要设计一个复杂状态机的话,光是 考虑如何进行状态布局就会占用你的绝大多数设计时间,更不用说当你的 状态机的状态需要增加或删除时多带来的麻烦了。设计这东西,还是文本 的比较好。 3、模拟是最为让人恼火的。SUMMIT需要在BC编译器的支持下生成一个可执行 文件进行模拟。但如果你的设计中有某些BUG的话(这不是明摆着吗), 那么等待你的不是死机就是无法从SUMMIT中退出。 4、SUMMIT的另外一个SHIT之处就是其库管理极差。在这点上与PADS系列软件 有一拼。:)) 非常容易损坏,损失常常是不可挽回的。 忠告: 如果你想玩玩那无不可,但如果想用它进行真正的设计,最好放弃吧。说 句老实话,小公司的产品就是不行! 不知道现在上载的什么版本,反正我用过的4.0.2就是这个样子。自从我 们正式用了两三个星期后就再也没有用过了。



关键词: 建议     不要     使用     SUMMIT     VisualVHD    

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]