这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » Altera的EPM7064SLC84-10求助

共2条 1/1 1 跳转至

Altera的EPM7064SLC84-10求助

菜鸟
2005-09-08 15:27:12     打赏
本人第一次使用EPM7064S。选用的芯片是84脚的PLCC封装,速度 为10ns。 但现在在使用过程中发现芯片所有的输出信号均不能有效输出, 其电平值全部是0V。整个芯片好象没有被完全禁止了。 在我的设计中,没有使用7064S的4个全局信号,即Ded_IN, Global OE, Global Clear, Global CLK。 请问: 1、不用这几个信号是否会有问题?尤其是Global OE。 2、编译选项中是否有什么设置? 3、所有的VCCio全部接+5V。这有问题吗? 4、采用JTAG管脚编程方式,这应该不会有影响吧? 多谢了!



关键词: Altera     EPM7064SLC84-10     求助    

菜鸟
2006-12-19 17:50:00     打赏
2楼
vcc要根据资料上说明的接,有的是3.3V的,时钟输入管脚接global clk.

共2条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]