请教FPGA高速设计的问题-电子产品世界论坛

共1条 1/1 1 跳转至页

请教FPGA高速设计的问题

菜鸟

2005-09-08 15:32:23 打赏

我用Altera Flex10k做的设计，Timing Anlayzer告诉我最高

时钟只能上到38M，

请教诸位大侠，如果我想进一步提高钟频，应该如何从

哪些方面修改设计？不太清楚限制最高钟频的是什么，

是触发器的翻转速度，还是连线延迟还是什么别的？？？

关键词：请教高速设计问题

共1条 1/1 1 跳转至页

打赏帖
【换取手持数字示波器】RISC-V架构使用cycle评估代码性能被打赏35分
【换取逻辑分析仪】SoEasy!基于ESP32的简易Wi-Fi遥控小车被打赏41分
【换取逻辑分析仪】记一次数字功放无声问题解决过程被打赏43分
【换取手持数字示波器】RISC-V 架构 lib.a 中 memcpy函数实现解析被打赏33分
【换取逻辑分析仪】基于MQTT协议的儿童遗留检测被打赏46分
【换取逻辑分析仪】旋转吧！立方体被打赏48分
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分
【分享评测，赢取加热台】第一篇树莓派5使用经验之Python虚拟环境的搭建被打赏40分
【分享评测，赢取加热台】+开源一个功能全面的物联网开发板之一被打赏10分
【分享评测，赢取加热台】ARM GCC内嵌汇编使用被打赏34分