Re: 如何在xilinx的fpga中做一个10ns的延迟单元？谢谢-电子产品世界论坛

共1条 1/1 1 跳转至页

Re: 如何在xilinx的fpga中做一个10ns的延迟单元？谢谢

菜鸟

2005-09-09 15:21:09 打赏

输入接到一个D触发器的时钟上，D输入端接1，触发器输出经过个非门后接到触发器的复位上。调整非门的多少可控制脉宽度。注意不要让优化工具将非门优化掉了。

关键词：何在 xilinx 中做一个延迟单元谢谢

共1条 1/1 1 跳转至页

打赏帖
与电子爱好者谈读图四被打赏50分
与电子爱好者谈读图二被打赏50分
【FRDM-MCXN947评测】Core1适配运行FreeRtos被打赏50分
【FRDM-MCXN947评测】双核调试被打赏50分
【CPKCORRA8D1B评测】---移植CoreMark被打赏50分
【CPKCORRA8D1B评测】---打开硬件定时器被打赏50分
【FRDM-MCXA156评测】4、CAN loopback模式测试被打赏50分
【CPKcorRA8D1评测】--搭建初始环境被打赏50分
【FRDM-MCXA156评测】3、使用FlexIO模拟UART被打赏50分
【FRDM-MCXA156评测】2、rt-thread MCXA156 BSP制作被打赏50分