共1条
1/1 1 跳转至页
Lattice可简化时钟网络设计

Lattice半导体公司为高性能通讯和计算产品推出第二代零延时时钟发生器,它可产生20个时钟输出,每个输出的转换率都可以独立编程,提供标准输入输出和频率选择。ispClock5600A的锁相环(PLL)及分隔器系统可从参考输入综合多种时钟频率。
该发生器基于非易失系统内E2CMOS,与该公司第一代ispClock5600器件兼容,但增加了很多新功能,各种参数性能也有了显著改进。最大压控振荡器(VCO)工作频率已经提升到800MHz。它支持33.33-、100-、133.33-和50MHz时钟频率。输入时钟频率范围已经扩展到5MHz至400MHz,可支持8.192MHz。该器件还具有通用输出缓存,可为DDRII和QDRII存储器(高达400MHz)提供时钟。
关键词: Lattice 可简化 时钟 网络 设计
共1条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【EEPW电子工程师创研计划】技术变现通道已开启~ | |
发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
【EEPW在线】E起听工程师的声音! | |
“我踩过的那些坑”主题活动——第001期 | |
高校联络员开始招募啦!有惊喜!! | |
【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
送您一块开发板,2025年“我要开发板活动”又开始了! | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
分享汽车通信和多媒体总线结构被打赏20分 | |
【我踩过的那些坑】结构堵孔导致的喇叭无声问题被打赏50分 | |
NUCLEO-U083RC学习历程38+串口通过队列的方式输出两个字符串被打赏20分 | |
【我踩过的那些坑】分享一下调试一款AD芯片的遇到的“坑”被打赏50分 | |
电流检测模块MAX4080S被打赏10分 | |
【我踩过的那些坑】calloc和malloc错误使用导致跑飞问题排查被打赏50分 | |
分享电控悬架的结构与工作原理(一)被打赏20分 | |
多组DCTODC电源方案被打赏50分 | |
【我踩过的那些坑】STM32cubeMX软件的使用过程中的“坑”被打赏50分 | |
新手必看!C语言精华知识:表驱动法被打赏50分 |