EEPW论坛

在为有线或无线的联网多媒体设计最终敲定一款DSP之前，还必须搞懂系统级的数据流和它是如何在DSP上实现的。 具体来说，进出该处理器的数据操作是否跟得上数据和信号的处理速度？是否一直有数据供处理器处理？在任意给定的处理时段上，是否在需要时就能访问数据？这些问题对多媒体、以网络为中心的系统来说至关重要，在这种系统中仅能有效运行算法是不够的，DSP还必须处理完全双向的系统数据流。 请考虑一个安全系统的情况：一台NTSC制式的照相机以20 MBps的速率将音频、视频信号传给DSP进行压缩，然后，DSP通过100 Mbps的以太网将压缩信息送至远程硬盘进行存储和归档。除此之外还要做其它工作，例如，未压缩的源视频信息从DSP送至本地液晶屏或显示器上显示。因为视频存储器的需求远大于DSP片上存储器的容量，所以视频数据一定要经过大容量外接存储器进行暂存和处理，例如SDRAM。 由于许多视频压缩算法一次只处理一个数据块，比如象16×16象素这样的“宏块”，而这种数据块可以根据需要从外接存储器调入。某些算法需要多个图像或视频帧来完成要求的处理，导致 DSP片内和外接存储器之间需要多次的双向数据传递。通常，在一个输入缓冲器将数据流送入SDRAM的同时，DSP核正在压缩来自前一个缓冲器送来的数据。这些缓冲器很可能处在SDRAM中的不同页。这可能引起严重的延时，除非DSP能够在同一时间打开不止一个SDRAM页。 在考虑总的数据流时，单单确认通过系统的总字节流量没超过DSP的理论片内带宽(总线速度乘以总线宽度)是不够的。 例如，对于以高速内核时钟速率运行的部分来说，内核处理器和外设之间总线的典型速率是133 MHz。对32位总线来说，数据通过量在理想情况下接近532 MBps。而实际上，该理想峰值仅当只有一个传输激活且没有其它传输请求时才能达到。由于应用中会连接不同的外设，而它们中的每一个都必然争夺DSP的内部带宽资源。系统设计师考虑到仲裁延时的影响，通常假定只有50%的内带宽可用。 显而易见，适合网络化多媒体应用的DSP必须要有一个独立于内核处理器的直接存储器访问(DMA)引擎。也就是说，可用的DMA通道总数必须能支持各式各样的外设。另外，在像MPEG或JPEG处理这样的计算密集型算法中，一个灵活的DMA控制器能省去额外的数据通路。 带二维DMA功能的DSP能简化宏块在DSP和外接存储器之间的传送，并使得数据处理成为数据实际传送的一部分。这个特性对色彩空间元素的交叉/解交叉来说很方便。为最大限度发挥DMA的功效，需要一个带优先级的中断控制器，以保证待处理的数据准备好或处理好的数据已成功传送出去时，才中断DSP内核。

楼主很敬业,顶一下支持!