EEPW论坛

问 如题! 答 1: latch-up   静电是一种看不见的破坏力，会对电子元器件产生影响。ESD 和相关的电压瞬变都会引起闩锁效应（latch-up）是半导体器件失效的主要原因之一。如果有一个强电场施加在器件结构中的氧化物薄膜上，则该氧化物薄膜就会因介质击穿而损坏。很细的金属化迹线会由于大电流而损坏，并会由于浪涌电流造成的过热而形成开路。这就是所谓的“闩锁效应”。在闩锁情况下，器件在电源与地之间形成短路，造成大电流、EOS（电过载）和器件损坏。

      CMOS 器件因闩锁效应特别容易损坏，因为电感会在器件的寄生电容中累积。另外，氧化物材料中任何原子一级的缺陷都会降低氧化物层的介电强度，使器件很容易因静电电压而失效。
答 2: 看我的Blog我写过专门的文章诠释。 答 3: to chunyangpardon me.
but what and where is your Blog? thanks. 答 4: 点chunyang的签名中的－－【Chunyang工作室】 答 5: 谢谢 答 6: 多谢awey朋友的解答 答 7: 学习了 highway 发表于 2006-6-7 14:49 技术交流 ←返回版面    

latch-up

   静电是一种看不见的破坏力，会对电子元器件产生影响。ESD 和相关的电压瞬变都会引起闩锁效应（latch-up）是半导体器件失效的主要原因之一。如果有一个强电场施加在器件结构中的氧化物薄膜上，则该氧化物薄膜就会因介质击穿而损坏。很细的金属化迹线会由于大电流而损坏，并会由于浪涌电流造成的过热而形成开路。这就是所谓的“闩锁效应”。在闩锁情况下，器件在电源与地之间形成短路，造成大电流、EOS（电过载）和器件损坏。

      CMOS 器件因闩锁效应特别容易损坏，因为电感会在器件的寄生电容中累积。另外，氧化物材料中任何原子一级的缺陷都会降低氧化物层的介电强度，使器件很容易因静电电压而失效。


答 8: 楼上你学习个P啊。那个Highway就是个什么都不懂的白痴。

闩锁效应指的是触发CMOS电路的寄生可控硅。 答 9: 嘿嘿记得很久以前，去一个公司面试的时候接受书面测试，就有道题说：

该如何避免latch-up现象的发生？（大概是这个意思）

这个问题一直以来我都没有得到解答，今天总算是拨云见日了。。。