共2条
1/1 1 跳转至页
际踅涣?fpga 如何从fpga的全局时钟得到两个不同频率的内部时钟?
问
大家好:
我现在用fpga做了一个系统,这个系统有2个模块,时钟不同,我想从fpga 的全局时钟得到这2个不同时钟,不知道该怎样实现.
如果可以的话能不能给我一个大致的程序:由全局时钟得到两个不同频率的内部时钟信号?或是给我实现的原理与方法.
我很急,谢谢了,我很急 ....... 答 1: 感觉不是很难如果需要的内部时钟大于全局时钟的话有点麻烦。否则很简单。
基本思路就是通过对全局时钟计数来分频 答 2: 那我怎样将示众引脚和我的模块连在一起呢?我的内部频率是小于全局时钟的,分频程序也已编好,但是又有一个问题,我的全局时钟的引脚是13口,但是我的系统不认识这个脚,怎样将我的分频器的输入和全局时钟连到一起呢?
我现在用fpga做了一个系统,这个系统有2个模块,时钟不同,我想从fpga 的全局时钟得到这2个不同时钟,不知道该怎样实现.
如果可以的话能不能给我一个大致的程序:由全局时钟得到两个不同频率的内部时钟信号?或是给我实现的原理与方法.
我很急,谢谢了,我很急 ....... 答 1: 感觉不是很难如果需要的内部时钟大于全局时钟的话有点麻烦。否则很简单。
基本思路就是通过对全局时钟计数来分频 答 2: 那我怎样将示众引脚和我的模块连在一起呢?我的内部频率是小于全局时钟的,分频程序也已编好,但是又有一个问题,我的全局时钟的引脚是13口,但是我的系统不认识这个脚,怎样将我的分频器的输入和全局时钟连到一起呢?
共2条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |