EEPW论坛

问 大家好：
我现在想用VHDL编写一个数字锁相环的程序，不知那位高手可以出手相助，非常感谢． 答 1: 报名，等待中。。。这里有倍频的问题么？ 答 2: 非常感谢！朋友：
非常感谢您的帮助，我试了一下，发现这里面有很多问题．达到了无法实现的地步．我咨询了一下我的指导老师，他说没有必要自己编写程序，因为我的时间不允许，所以我想选一块自带锁相环的FPGA或是CPLD来实现我的功能．那么请问有什么样型号的性价比比较高的CPLD或是FPGA可供选用，由与我没有那么多钱买贵的．我的频率要求是上限是２兆．我很想和你交一个朋友，以后在可编程器件或是其他问题共同探讨．我的QQ号是２５０５９９６２９．期待您的佳音．如果能有兴和更多的朋友共同学习，我会非常高兴．真诚希望能和你们共同学习． 答 3: 2兆，太慢了，任何fpga都满足不了你的要求。自己做吧也不是很难，自己找找资料看看。