EEPW论坛

问     我自己做了一块板子，晶振用的是10MHz＋30p＋1M电阻的接法，config.h里是如此修改：

#define Fosc            10000000                    //晶振频率,10MHz~25MHz，应当与实际一至
#define Fcclk           (Fosc * 6)                  //系统频率，必须为Fosc的整数倍(1~32)，且<=60MHZ
#define Fcco            (Fcclk * 4)                 //CCO频率，必须为Fcclk的2、4、8、16倍，范围为156MHz~320MHz
#define Fpclk           (Fcclk / 4) * 1

结果DebugInFlash下载程序单步执行到

while((PLLSTAT & (1 << 10)) == 0);

就死在那里了，那位高手请指教指教，谢谢！ 答 1: 您用的是否为软件仿真？ 答 2: 谢谢了！    是啊，EasyJtag没选上。 答 3: 软件仿真无法仿真硬件，除非您把这句屏蔽了。