EEPW论坛

问 ARM7的3级很好理解：取指 译码 执行。
不知道那5级又是怎么划分的？ 谢谢！

另外，ARM9的核内是不是已经集成了Instruction Cache和Data Cache? 答 1: pipeline因为mmu的引入使用，取指令不再是在真实地址上取指令了而是在cache中取指令，那么必然引入虚拟地址与真实地址对应读写、回写等策略使用的一段流水线。
执行指令完毕后的情况应该与上面提到的情况也有关系。至于如何分段看ARM网站和相关书籍（构架的多的很）。

回答问题：你猜的对，instruction cache和data cache都具备，而且因为mmu和上面单元的存在使得外部总线宽度对内核运行速度的影响降至最低，甚至可以使用16位外部总线而内核运行32位模式的程序（高手告诉我的，他曾经在44b0上试验过）。