共2条
1/1 1 跳转至页
UART,PE 关于UART线状态寄存器奇偶错误位(PE)的一个问题
问
51单片机的串口常发一组数据(0x01 0x23 0x45 0x67),发送数据格式为:9600bps 8位数据 1个停止位,前两个数据TB8强制为0,后两个数据TB8强制为1。LPC2132接收数据正确,但U0LSR的PE位不正确。实验值为01 E5 23 E1 45 61 67 61,上述数据串的E1为何会出现,理解应为E5
void __irq IRQ_UART0(void)
{
if((U0IIR&0x0f)==0x04)
{
buf[1]=U0LSR;
buf[0]=U0RBR;
U0THR=buf[0];
while((U0LSR&0x40)==0);
U0THR=buf[1];
while((U0LSR&0x40)==0);}
}
VICVectAddr=0x00;
}
void main(void)
{
PINSEL0=(PINSEL0&(~0x0f))|0x05;//管脚连接设置,不影响其它管脚连接
U0LCR=0x80;
Fdiv=(Fpclk/16)/9600;
U0DLM=Fdiv/256;
U0DLL=Fdiv%256;
U0LCR=0x1b;//9600bps 8位数据 1个停止位 偶校验
U0FCR=0x01;//设置FIFO为1
U0IER=0x01;//允许RDA中断
IRQEnable();
VICIntSelect=0x00000000;
VICVectCntl0=0x20|0x06;
VICVectAddr0=(uint32)IRQ_UART0;
VICIntEnable=1<<0x06;
while (1);
} 答 1: 奇偶错误位(PE)启用UART奇偶错误检测功能,是否只能在开启FIFO功能时才起作用,我的测试结果是:无FIFO功能时,奇偶错误位(PE)在任何时候都不变;开启FIFO功能时,PE才会变化,有人是否也遇到过类似情况?
void __irq IRQ_UART0(void)
{
if((U0IIR&0x0f)==0x04)
{
buf[1]=U0LSR;
buf[0]=U0RBR;
U0THR=buf[0];
while((U0LSR&0x40)==0);
U0THR=buf[1];
while((U0LSR&0x40)==0);}
}
VICVectAddr=0x00;
}
void main(void)
{
PINSEL0=(PINSEL0&(~0x0f))|0x05;//管脚连接设置,不影响其它管脚连接
U0LCR=0x80;
Fdiv=(Fpclk/16)/9600;
U0DLM=Fdiv/256;
U0DLL=Fdiv%256;
U0LCR=0x1b;//9600bps 8位数据 1个停止位 偶校验
U0FCR=0x01;//设置FIFO为1
U0IER=0x01;//允许RDA中断
IRQEnable();
VICIntSelect=0x00000000;
VICVectCntl0=0x20|0x06;
VICVectAddr0=(uint32)IRQ_UART0;
VICIntEnable=1<<0x06;
while (1);
} 答 1: 奇偶错误位(PE)启用UART奇偶错误检测功能,是否只能在开启FIFO功能时才起作用,我的测试结果是:无FIFO功能时,奇偶错误位(PE)在任何时候都不变;开启FIFO功能时,PE才会变化,有人是否也遇到过类似情况?
共2条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |