EEPW论坛

问 MSP430F413的SCFQCTL的低七位和SCFI0的D位，以及DCO+位控制着DCOCLK的频率，
假如外晶振是32768Hz，根据f(DCOCLK)=32768x(127+1),也就是DCO频率最高只能倍频到4.194304MHz了，不能再高的了吗？（比如8MHz）
另外，如果32768Hz晶振不外接电容，用FLL_CTL0寄存器中的OscCap位应设置选择多大电容值较合适？ 答 1: re
你的频率算式中还缺少另外一种算式。f(DCOCLK)=32768x(127+1）*d。由dco+来选择。
OscCap一般选择bis.b #XCAP14PF,&FLL_CTL0 。你也可以式式其他的。这主要和电路板间的典型电容有关。:D 答 2: D是分频系数，假如D选8，DCO+选0，按理解:"分频"是不是f(DCOCLK)=32768x(N+1)x(1/8)这样算? 答 3: 这里的分频是*，而不是除。
bis.b #FN_4,&SCFI0 ; x2 DCO, 8MHz nominal DCO
bis.b #DCOPLUS+XCAP14PF,&FLL_CTL0 ; DCO+, configure load caps
mov.b #121,&SCFQCTL ;(121+1) x 2 x 32768 = 7.99 Mhz
如以上程序就是实现8m的。 答 4: 手上的资料好像没有说到D，我自己试过，用SMCLK输出DCO频率，最高只能达到4.2MHz左右 答 5: liaoduck兄：
上面那段程序中分频系数是：2吧？那麽D应该为01，第一句是否漏了对D的设置:
bis.b #40h,&SCFI0 答 6: 不用对d进行设置，在bis.b #FN_4,&SCFI0时，软件已经自动设置d了，你可以去
SCFI0寄存器看看d为。:D