共2条
1/1 1 跳转至页
430 求教关于430的时钟配置问题。
问
430的内部时钟可以有很多,MCLK,SMCLK,ACLK,定时器的输入时钟一定需要外接时钟吗?还有ADC的转换时钟也必须外界吗?可不可以通过软件的配置使他们在单片机内部直接由单片机提供?(我手头上没有详细的资料,只有TI原版的Data Sheet,全英文,很头疼!!!)
还想问一个问题,就是JTAG的TEST引脚如何与目标单片机相连,很多网上资料都是悬空的,不知到是否可行? 答 1: :rolleyes: JTAG与TEST引脚的连接方法如下:11X,12X系列MCU的第一脚相连。其余系列不用和其相连。 答 2: 要是Data Sheet 看不明白的话,你可以看看胡大可的MSP430书啊,你的这些基本问题书上都讲了 答 3: 谢谢两位大哥的帮助,胡大可的书找到了,只是发现和TI的DATA SHEET大同小异,有很多问题没有说明白,就比如以上的这些问题,连个430的最小可运行系统的图都没有给出,如何设计自己的系统? 答 4: 最小系统片外直接接一个32768的晶振即可构成。 答 5: 可以不接。
图你可以下个fet user guiter
还想问一个问题,就是JTAG的TEST引脚如何与目标单片机相连,很多网上资料都是悬空的,不知到是否可行? 答 1: :rolleyes: JTAG与TEST引脚的连接方法如下:11X,12X系列MCU的第一脚相连。其余系列不用和其相连。 答 2: 要是Data Sheet 看不明白的话,你可以看看胡大可的MSP430书啊,你的这些基本问题书上都讲了 答 3: 谢谢两位大哥的帮助,胡大可的书找到了,只是发现和TI的DATA SHEET大同小异,有很多问题没有说明白,就比如以上的这些问题,连个430的最小可运行系统的图都没有给出,如何设计自己的系统? 答 4: 最小系统片外直接接一个32768的晶振即可构成。 答 5: 可以不接。
图你可以下个fet user guiter
共2条
1/1 1 跳转至页
回复
我要赚赏金打赏帖 |
|
|---|---|
| 告别手动建模:我让AI用FreeCAD画了个开发板外壳被打赏¥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏¥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏¥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏¥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏¥28元 | |
| 【瑞萨BLE/WIFI模块测评】环境搭建被打赏¥32元 | |
| 【瑞萨RA8D1测评】LVGL显示动画被打赏¥30元 | |
| 【瑞萨RA8D1测评】IMU动作识别的数据采集与模型训练被打赏¥33元 | |
| 【S32K3学习整理】时钟系统 ClockOut 功能被打赏¥28元 | |
| 【S32K3学习整理】以太网LoopBack模式功能验证被打赏¥26元 | |
我要赚赏金
