共2条
1/1 1 跳转至页
Protel99,PCB 俺也来两句(用Protel99设计PCB的两个实用小技巧
问
用Protel99设计PCB的两个实用小技巧
我们知道,PCB设计中地线的设计、走线非常重要,模拟与数字混合系统中为了避免相互干扰,要求将数字地与模拟地分开,最后只在一点相接,并接入公共接地点。但在使用Protel99时,如何实现呢?笔者的做法是在原理图绘制过程中并不将数字地与模拟地分开,都连接到GND上,对生成的网络表(Netlist)作重新的编辑处理。将网络表中与结点GND相连的引脚根据其在原理图中是数字地还是模拟地分为两组,每组为一个结点,即将GND分为数字地与模拟地两个网络结点,因为自动布线是根据网络表进行的,自动布线后,数字地与模拟地就自动分开,最后用手工布线将两地在最接近处相连并接到公共地上。
在集成电路电源与地之间或其它元件旁常有一个去耦电容,这个电容离被去耦元件的引脚越近去耦效果越好。如果在原理图时就放置这些电容,在自动布局时,电容往往与被去耦的元件分开,需要手动式调整布局,将其拉到元件旁,这样比较麻烦。即使调整好了其位置,在自动布线时,由于与其相连的网络结点上连有很多引脚,结果自动布线后产生很多布线,并且并不一定与要求被去耦的元件走线最短,达不到去耦的目的。笔者在处理去耦电容时,画原理图并不画上去耦电容,因此网络表中也就没有去耦电容,在布局完成后,再将去耦电容加在被去耦的元件旁,并用手工连上最短的连线,或者将去耦电容的引脚定义成Vcc与GND后,对它与被去耦元件的连线自动布线,也可使去耦电容到元件的走线最短。然后再进行其它的布线工作,这样去耦电容真正达到了给元件去耦的目的。在处理如单片机的晶振等要求与引脚靠近的问题时,这种方法也可采用。
答 1: 不好!有点画蛇添足,操作不规范!
地线分离在原理图中就是2个网络,中间通过一个0欧电阻相连就可以了。
去藕电容花原理图的时候就一个芯片旁边放一个,规范操作。
我们知道,PCB设计中地线的设计、走线非常重要,模拟与数字混合系统中为了避免相互干扰,要求将数字地与模拟地分开,最后只在一点相接,并接入公共接地点。但在使用Protel99时,如何实现呢?笔者的做法是在原理图绘制过程中并不将数字地与模拟地分开,都连接到GND上,对生成的网络表(Netlist)作重新的编辑处理。将网络表中与结点GND相连的引脚根据其在原理图中是数字地还是模拟地分为两组,每组为一个结点,即将GND分为数字地与模拟地两个网络结点,因为自动布线是根据网络表进行的,自动布线后,数字地与模拟地就自动分开,最后用手工布线将两地在最接近处相连并接到公共地上。
在集成电路电源与地之间或其它元件旁常有一个去耦电容,这个电容离被去耦元件的引脚越近去耦效果越好。如果在原理图时就放置这些电容,在自动布局时,电容往往与被去耦的元件分开,需要手动式调整布局,将其拉到元件旁,这样比较麻烦。即使调整好了其位置,在自动布线时,由于与其相连的网络结点上连有很多引脚,结果自动布线后产生很多布线,并且并不一定与要求被去耦的元件走线最短,达不到去耦的目的。笔者在处理去耦电容时,画原理图并不画上去耦电容,因此网络表中也就没有去耦电容,在布局完成后,再将去耦电容加在被去耦的元件旁,并用手工连上最短的连线,或者将去耦电容的引脚定义成Vcc与GND后,对它与被去耦元件的连线自动布线,也可使去耦电容到元件的走线最短。然后再进行其它的布线工作,这样去耦电容真正达到了给元件去耦的目的。在处理如单片机的晶振等要求与引脚靠近的问题时,这种方法也可采用。
答 1: 不好!有点画蛇添足,操作不规范!
地线分离在原理图中就是2个网络,中间通过一个0欧电阻相连就可以了。
去藕电容花原理图的时候就一个芯片旁边放一个,规范操作。
共2条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |