EEPW论坛

问    在SCI中确定波特率要用到SYSCLK,请问2407的CPUCLK 和SYSCLK的关系是怎么确定的啊?或者是在那里设置SYSCLK的频率?
   另外CLKOUT引脚的输出有具体说明什么.
   谢谢!



答 1: test pleaseSCSR1 = 0x02FD;
        /*
          bit 15 0: reserved
          bit 14 0: CLKOUT = CPUCLK
          bit 13–12 00: IDLE1 selected for low–power mode
          bit 11–9 001: PLL x2 mode!20M*2=40M
          bit 8 0: reserved
          bit 7 1: 1 = enable ADC module clock
          bit 6 1: 1 = enable SCI module clock
          bit 5 1: 1 = enable SPI module clock
          bit 4 1: 1 = enable CAN module clock
          bit 3 1: 1 = enable EVB module clock
          bit 2 1: 1 = enable EVA module clock
          bit 1 0: reserved
          bit 0 1: clear the ILLADR bit
        */
这样设置就是CLKOUT = CLK_CPU(40M)
BPR=(CLKOUT/波特率)-1,如果是9600,BPR设置为0x0208. 答 2: 还有一点不明白  谢谢!那上面设置的CLKOUT = CPUCLK,是不是就是指SYSTEMCLK和CPUCLK的频率一样啊? 答 3: 不是CLKOUT指的是CLKOUT脚的输出频率,一些内部功能模块也用此频率.SYSTEMCLK就是CPUCLK,他们是一个东西的不同叫法.