Xilinx

版主：暂无版主

[置顶] EEPW会员技术专刊《电子设计与芯片应用》纸质版免费索阅在这里 lantu\|浏览：187986\|回复：22\| jhcj2014 2025-08-29 07:45:52
[置顶] 打赏了！打赏了！打赏了！ lantu\|浏览：172763\|回复：45\| 丙丁先生1 2025-06-15 09:36:46
xilinx zynq7000开发记录(uboot_fsbl移植) jackwang\|浏览：8943\|回复：14\| sblpp 2019-10-12 23:46:16
北德检测公司介绍 geyi818\|浏览：3362\|回复：0\| geyi818 2019-09-09 13:41:07
Modelsim-se-10.1c-win32+Crack附教程啸风\|浏览：16406\|回复：23\| hijhh 2019-09-01 23:57:04
一篇microblaze入门文章 Jason_Zhang\|浏览：5496\|回复：4\| 时光苟延残喘 2019-08-20 14:52:12
VIVADO导出硬件时没有export hardware for sdk选项【Zynq】 Yker\|浏览：10990\|回复：4\| 赵奇 2019-06-12 23:03:17
请教各位大大Could not find a valid device tree怎么破【Zynq】 yousuozi\|浏览：9298\|回复：1\| 水方 2019-06-03 21:50:58
XC6SLX16内部是否可被加密【Zynq】 nahlj\|浏览：3950\|回复：0\| nahlj 2019-05-04 14:53:48
请问各位zynq PL端如何读写ddr啊？？ simonmao8385\|浏览：9711\|回复：2\| melau 2019-04-12 15:52:59
为配合xilinx的活动，现贡献全志A20原理图一份 machinnneee\|浏览：4000\|回复：1\| melau 2019-04-12 15:50:08
vivado2014.4编译出现问题站的高尿的远\|浏览：4050\|回复：1\| melau 2019-04-12 15:49:56
关于ISE中DDS的配置问题求教 LAZY17362012\|浏览：3801\|回复：2\| melau 2019-04-12 15:49:17
ip core 中dds 怎么用？只为吸引你\|浏览：27476\|回复：25\| buxiangxuehuai 2019-04-06 16:13:37
（电子书）Verilog HDL数字设计与综合（第二版）夏宇闻等译 dreamjsc\|浏览：12556\|回复：13\| lnbpzzx 2019-03-06 09:42:00
晒奖品《***zynq7000soc设计指南》何宾老师的书【Zynq】地瓜patch\|浏览：4661\|回复：8\| xiaobang6513 2019-02-22 14:42:07
SPARTAN -3 系列XC3S400的下载和配置问题【硬件优化】 trunftec\|浏览：2849\|回复：0\| trunftec 2019-01-12 15:43:47
ZYNQ FCLK0时钟问题 zwj1234\|浏览：7611\|回复：4\| pigyyf 2018-12-20 23:30:44
Zedboard开发板原理图pdf版 basketj\|浏览：6457\|回复：11\| wangy2000 2018-12-12 08:32:41
Xilinx引领珠穆朗玛峰之旅 big白菜\|浏览：2538\|回复：0\| big白菜 2018-09-20 14:42:06
求综合错误原因 becoll\|浏览：11800\|回复：11\| yuxinxin1391 2018-07-08 16:59:25
TSL235R-LFTSL237S-LF应用技术用参数资料 szdxtkj\|浏览：2173\|回复：0\| szdxtkj 2018-06-19 10:11:41
ChipScope Pro 10.1 UserGuide dreamjsc\|浏览：3818\|回复：3\| dengtuandy 2018-05-29 00:07:59
基于ZYNQ-7000的Opencv包【ZedBoard开发手记】 CMika\|浏览：4045\|回复：3\| zsl天之骄子 2018-05-20 16:51:06
如何成为高级会员啊？？？ zhaixw2008\|浏览：1539\|回复：1\| 熊猫爱善 2018-05-11 07:48:57
请问有做过SDI OVER IP设计的吗【Zynq】 csloner\|浏览：1918\|回复：1\| 熊猫爱善 2018-05-11 07:47:04
关于fpga设计中的异步双时钟切换【软件智能】蘑菇有独\|浏览：2215\|回复：0\| 蘑菇有独 2018-04-04 10:45:11
【Nexys3】难得的数字电路实验原始工程文件_Lab15_sw2reg.rar 583199723\|浏览：8851\|回复：20\| sinamyth 2018-03-28 21:51:07
ubuntu16.04 安装 vivado 后无法再vivado中启动SDK，求大神解答？【Zynq】 whitesnark\|浏览：8028\|回复：2\| mli59 2018-02-22 12:05:12
请教如何计算器件的D触发器数量【软件智能】 bucker\|浏览：1817\|回复：0\| bucker 2018-01-24 18:38:38
Synthesis going Out-of-Date for Unrelated Changes EEPW干货喵\|浏览：3063\|回复：1\| 熊猫爱善 2018-01-23 10:13:00
How to Constrain Clock Interactions correctly EEPW干货喵\|浏览：2467\|回复：1\| 熊猫爱善 2018-01-23 10:11:55
usb_verilog 有很详细的英文说明，外添一份大连理工的论文，一起看包你完全理解usb,最后是usb_jtag 的verilog状态机 dongzhiL332\|浏览：6025\|回复：9\| GUIWENJING 2017-12-25 10:11:12
zynq的FCLK_clk0无输出，请问是什么原因？【Zynq】 maxwell1015\|浏览：4243\|回复：0\| maxwell1015 2017-12-22 14:09:55
SPARTAN 3AN系列 excel footprint xiaolin4006\|浏览：1634\|回复：0\| xiaolin4006 2017-12-18 21:31:47
国外一大学的SPARTAN-3E开发板的实验例子（含代码很经典） jiangnanyu\|浏览：19699\|回复：46\| cuiapei 2017-12-07 21:06:22
请问用过Spartan6系列的产生的MIG的吗？MIG产生的源代码只能是verilog吗？可以选择VHDL吗？ tanyushuang727\|浏览：2773\|回复：1\| jhy222222 2017-11-22 19:59:54
zynq调试MMU section translation fault 【Zynq】 piqiuarm\|浏览：4078\|回复：0\| piqiuarm 2017-10-23 13:27:14
V3学院杯开发大赛【ZingBoard开发手记】 zhaocheng2006\|浏览：2040\|回复：2\| eepwnet 2017-10-17 14:07:49
V3学院杯大赛【ZedBoard开发手记】 zhaocheng2006\|浏览：2103\|回复：3\| eepwnet 2017-10-17 14:07:34
求助irda红外 SIR 协议的发送接收 VHDL设计【Zynq】 xiaozhengzheng\|浏览：1914\|回复：0\| xiaozhengzheng 2017-09-03 22:14:33
书上第一个实验我的超级终端显示的不太对 simonmao8385\|浏览：2019\|回复：2\| machinnneee 2017-07-31 16:06:56

全部| 精华| 求助| 资料| 经验| 方案

共1545条 4/39 |‹ ‹ 2 3 4 5 6 7 › ›| 跳转至页

发新帖

每日签到

话题
软件智能
硬件优化
ZingBoard开发手记
ZedBoard开发手记
ZYNQ开发板申请
Zynq

热门分类
STM32	MCU
通讯及无线技术	物联网技术
电子DIY	板卡试用
基础知识	软件与操作系统
我爱生活	小e食堂