EEPW论坛

[精华] 啥都不说了，想学习DSP就尽量下载吧！！ 【DSP系统】

[精华] 初学dsp感想及总结 【DSP系统】

[精华] 如何用VHDL或Verilog最简洁地描述出一种逻辑功能（详见正文） 【FPGA/CPLD】

[参加投票] [精华] 民意调查之DSP：爱我有多深? 【DSP系统】

[精华] 为Modelsim添加Xilinx仿真库的详细步骤 【FPGA/CPLD】

[精华] 替网友询问：SPARTAN 3E开发板的问题 【FPGA/CPLD】

[精华] FIFO中文应用笔记（分享） 【FPGA/CPLD】

[精华] 关于verilog中for循环语句的一些思考 【FPGA/CPLD】

[精华] SOPC设置的IO口是下降沿中断输入方式，为什么会把外部信号拉低呢？ 【FPGA/CPLD】

[精华] 这是真的么？达芬奇DSP资料 【DSP系统】

[精华] 信号名影响设计频率，无语 【FPGA/CPLD】

[精华] 回家前上传对于新手很有价值的Nios资料 【FPGA/CPLD】

[精华] 找工作，求建议 【FPGA/CPLD】

[精华] 跟帖即有机会获得Altera USB下载线-第一期获奖名单 【FPGA/CPLD】

[精华] Davinci技术之路--Uboot、DSPLINK的资料 【DSP系统】

[精华] 奖励积分：：大家看看这个代码输出的值是多少？？踊跃讨论！！ 【DSP系统】

[精华] 傅里叶变换 【DSP系统】

[精华] 怎么选择参考平面？ 【FPGA/CPLD】

[精华] 特殊图元的使用 【FPGA/CPLD】

[精华] 晶振引发的血案（转） 【FPGA/CPLD】

[精华] 平淡而难忘的2010年5月25日-----成为DSP版主 【DSP系统】

[精华] verilog怎么编译不过啊? 【FPGA/CPLD】

[精华] C语言深度剖析 【DSP系统】

[精华] FPGA 只能做數位處理，那麼該如何使用演算法完成設計？ 【FPGA/CPLD】

[精华] 【获奖名单】第二期跟帖即有机会获得Altera USB下载线 【FPGA/CPLD】

[精华] 小试牛刀之nios2中采用SPI和I2C总线操作ADXL345经验总结 【FPGA/CPLD】

[精华] QuartusII警告信息大解析 【FPGA/CPLD】

[精华] 参加Xilinx在线论坛，得10元手机充值卡 【FPGA/CPLD】

[精华] 有人做过用DSP实现水印吗？ 【DSP系统】

[精华] EEPW四月FPGA之星名单公布 【FPGA/CPLD】

[精华] 写给DSP初学者：轻松入门，快速精通 【DSP系统】

[精华] Jason_zhang申请担任FPGA版块版主 【FPGA/CPLD】

[精华] FPGA和CPLD基本概念 【FPGA/CPLD】

[精华] DSP与普通MCU的区别 【DSP系统】

[精华] 格雷码计数器的Verilog描述（原创） 【FPGA/CPLD】

[精华] nios目标板制作过程 【FPGA/CPLD】

[精华] 同步和异步复位之我见 【FPGA/CPLD】

[精华] 求助fpga编程问题 【FPGA/CPLD】

[精华] 引脚到引脚的延时是什么意思呢？ 【FPGA/CPLD】

[精华] 向各位高手请教几个问题 【FPGA/CPLD】