网站首页
电子产品世界 » 论坛首页 » FPGA

FPGA  -  综合

全部| 精华| 求助| 下载
共60条 1/2 1 2 › 跳转至页
简谈FPGA研发设计相关规范（企业中初入职场很实用） 【FPGA/CPLD】
FPGA江湖|浏览：430|回复：1| springvirus 2023-05-24 08:27:35
逻辑综合工具的工作流程
Dummer3|浏览：421|回复：14| 562412970 2022-09-13 08:14:49
VerilogHDL在Quartus13综合后，AS模式固化后执行异常 【FPGA/CPLD】
xieqinghai|浏览：465|回复：0| xieqinghai 2022-06-29 16:34:47
FPGAQuartusII设计中如何保持信号不被综合
叁芯智能科技|浏览：592|回复：1| basketj 2021-04-07 11:26:57
Vivado每个子步骤在综合之后要分析什么呢？
卢风|浏览：407|回复：0| 卢风 2021-01-08 23:50:09
xilinx平台DDR3设计教程之综合篇中文版教程.pdf 【FPGA/CPLD】
zxopenljx|浏览：554|回复：0| zxopenljx 2021-01-02 22:22:38
FPGA高级时序综合教程.pdf 【FPGA/CPLD】
zxopenljx|浏览：807|回复：0| zxopenljx 2020-11-10 15:55:34
HLS高阶综合的定义及挑战
船长demons|浏览：437|回复：0| 船长demons 2020-11-06 22:56:56
CIC Xilinx FPGA trainning - 综合 【FPGA/CPLD】
Hongjun|浏览：2143|回复：1| zxopenljx 2020-08-12 10:04:12
VerilogHDL综合实用教程.pdf 【FPGA/CPLD】
zxopenljx|浏览：1587|回复：1| 风的印记 2020-07-25 22:40:34
verilog的综合器和仿真器 【FPGA/CPLD】
十年一刻|浏览：3278|回复：2| 宇宙飞虾 2020-06-07 21:54:41
给您聊聊XST​和Synplify Pro综合结果的区别. 【FPGA/CPLD】
小江湖|浏览：8150|回复：20| zxopenljx 2020-05-08 10:16:10
Verilog可综合的循环语句
同煮山川|浏览：1365|回复：5| zxopenljx 2020-04-01 16:19:00
[问答] Vivado工程用第三方综合工具Synplify
bajuntu|浏览：1073|回复：0| bajuntu 2019-06-06 09:10:09
NTC想找个综合性能较好的 【DSP系统】
echocai|浏览：1194|回复：0| echocai 2018-05-17 16:59:30
verilog 不可综合语句 【FPGA/CPLD】
ZZzz163|浏览：1208|回复：0| ZZzz163 2017-06-29 15:28:40
FPGA之综合编码个人心得 【FPGA/CPLD】
xueshawu1|浏览：1132|回复：0| xueshawu1 2017-06-29 14:07:21
FPGA综合优化 【FPGA/CPLD】
melau|浏览：1178|回复：0| melau 2017-06-29 14:06:09
《CPLD／FPGA常用模块与综合系统设计实例精讲》超级实用的FPGA编程实例参考书 【FPGA/CPLD】
basketj|浏览：12952|回复：16| xiecaihe 2016-10-19 17:37:04
使用synplify综合遇到的两点疑问 【FPGA/CPLD】
becoll|浏览：10563|回复：8| lulu08171537 2015-12-17 18:28:25
用synplify综合Xilinx的core后为什么在Technology view中看不到相应的模块？ 【FPGA/CPLD】
becoll|浏览：9275|回复：4| lulu08171537 2015-12-17 18:26:03
求综合软件 【FPGA/CPLD】
lulu08171537|浏览：1467|回复：0| lulu08171537 2015-12-10 12:35:51
ise 调用 fft ip核 综合时出现这样警告，跪求大神解救 【FPGA/CPLD】
火焰昌|浏览：1650|回复：0| 火焰昌 2015-10-07 16:34:45
为什么quartus综合没有报错而modelsim rtl仿真就报错了 【FPGA/CPLD】
2013crazy|浏览：1597|回复：0| 2013crazy 2015-09-24 11:01:19
如何把下面的程序改成可综合的 【FPGA/CPLD】
shamuye|浏览：1476|回复：0| shamuye 2015-05-20 11:11:12
在多个always语句中对同一个变量进行赋值，结果无法综合。求教该怎么修改 【FPGA/CPLD】
shamuye|浏览：2627|回复：2| shamuye 2015-05-19 15:46:28
请教个 FPGA综合信号被优化的问题。 【FPGA/CPLD】
koanzhongxue|浏览：1700|回复：1| koanzhongxue 2015-01-26 12:21:27
请教个 FPGA综合信号被优化的问题。 【FPGA/CPLD】
koanzhongxue|浏览：1512|回复：0| koanzhongxue 2015-01-26 12:19:59
可综合的Verilog RISC CPU设计（分享） 【FPGA/CPLD】
Jason_Zhang|浏览：5950|回复：2| s52646 2014-12-21 22:07:14
reg [29:0] rom_10Hz_jingpin [0:99];类型的存贮器用for循环初始化的问题 【FPGA/CPLD】
miaoxikui|浏览：2756|回复：8| lianggui5 2014-09-28 10:29:09
介绍FPGA的综合（转） 【FPGA/CPLD】
Jason_Zhang|浏览：12390|回复：5| 乐儿宁 2014-02-19 20:15:53
Xilinx ISE14.7 VHDL文件综合报错（conv_integer），大家帮忙看看。 【FPGA/CPLD】
阿苍|浏览：5769|回复：2| Snake0301 2014-02-14 16:06:56
Quartus II 代码综合后，为什么寄存器CLRN端的RTL和Technology Map Viewer不一样？ 【FPGA/CPLD】
chinatsw|浏览：7206|回复：7| Snake0301 2014-02-07 01:38:33
systemverilog写测试平台，对可综合的fpga应用设计进行仿真 【FPGA/CPLD】
502593045|浏览：2267|回复：0| 502593045 2013-04-28 17:24:53
增量编译（数字逻辑综合） 【FPGA/CPLD】
huxiaokai2005|浏览：2607|回复：4| liu5577675 2012-06-10 19:26:21
【白皮书】采用一组RTL以及综合/时序约束完成功能等价的FPGA和ASIC 【FPGA/CPLD】
bobgeng|浏览：1880|回复：0| bobgeng 2012-04-16 10:00:33
【白皮书】使用Catapult C综合和Altera加速库设计高性能DSP硬件 【FPGA/CPLD】
bobgeng|浏览：2100|回复：0| bobgeng 2012-04-14 11:10:46
关于使用DPRAM IP 和 仿真综合的一些问题 求高人指导 【FPGA/CPLD】
wilmots1986|浏览：2985|回复：2| wilmots1986 2012-02-23 11:10:39
好久没玩FPGA了， 最流行的综合和仿真软件是啥？ 【FPGA/CPLD】
hubinglong|浏览：3141|回复：2| dreamjsc 2011-11-23 12:06:53
求助：哪位有FPGA底层综合的资料？ 【FPGA/CPLD】
271303204|浏览：4184|回复：11| yanzhilu 2011-08-07 15:37:41
全部|精华
共60条 1/2 1 2 › 跳转至页