|
帖子主题 |
回复 |
人气 |
|
单纠错和双检错（中文版）
[Rancho]
|
0 |
1868 |
|
|
利用 Virtex-4 器件实现 QDR II SRAM 接
[Rancho]
|
0 |
2123 |
|
|
使用 Virtex-4 FPGA 器件实现 DDR SDRA
[Rancho]
|
0 |
2213 |
|
|
利用 Xilinx FPGA 和存储器接口生成器简化存储器接
[Rancho]
|
0 |
1951 |
|
|
将 64 位 DDR 存储器总线与 32 位微处理器总线接口
[Rancho]
|
0 |
1865 |
|
|
使用 ISERDES 和 OSERDES 实现高性能 DDR
[Rancho]
|
0 |
2764 |
|
|
利用直接时钟控制技术实现 DDR2 SDRAM 物理层
[Rancho]
|
0 |
1878 |
|
|
用于实现 RAID6 奇偶性的硬件加速器
[Rancho]
|
0 |
1822 |
|
|
存储器接口应用指南概述
[Rancho]
|
0 |
1681 |
|
|
面向 Virtex-4 FPGA 的可综合 CIO DDR
[Rancho]
|
0 |
1822 |
|
|
更宽的块存储器
[Rancho]
|
0 |
1515 |
|
|
XAPP702 - 使用 Virtex-4 器件实现 DDR
[Rancho]
|
0 |
1728 |
|
|
面向Virtex™-II Pro FPGA的DDR2 SDR
[Rancho]
|
0 |
1790 |
|
|
用于 RAID6 奇偶生成/数据恢复控制器的硬件加速器
[Rancho]
|
0 |
1745 |
|
|
Using Digitally Controlled Imp
[Rancho]
|
0 |
2440 |
|
|
参考设计：带有 OPB 中心 DMA 的 MCH OPB E
[Rancho]
|
0 |
1743 |
|
|
参考系统：带有 OPB 中心 DMA 的 PLB DDR2
[Rancho]
|
0 |
1802 |
|
|
从配置 PROM 读取用户数据
[Rancho]
|
0 |
1456 |
|
|
在 Spartan-3A FPGA 内实现 DDR2-400
[Rancho]
|
0 |
2204 |
|
|
使用 Virtex-4 器件的 DDR2 控制器（267 M
[Rancho]
|
0 |
1688 |
|
|
Virtex-5 FPGAs RLDRAM II 寄存器接口
[Rancho]
|
0 |
1664 |
|
|
Accelerating System Designs Re
[Rancho]
|
0 |
1843 |
|
|
High-Performance DDR2 SDRAM In
[Rancho]
|
0 |
2208 |
|
|
The purpose of this white pape
[Rancho]
|
0 |
1923 |
|
|
Virtex 器件中的多个 CAM 设计概述
[Rancho]
|
0 |
1617 |
|
|
Parameterizable LocalLink FIFO
[Rancho]
|
0 |
2014 |
|
|
Self-Addressing FIFO
[Rancho]
|
0 |
1541 |
|
|
FIFOs Using Virtex-II Block RA
[Rancho]
|
0 |
2017 |
|
|
FIFOs Using Virtex-II Shift Re
[Rancho]
|
0 |
1949 |