|
帖子主题 |
回复 |
人气 |
|
将 DDR SDRAM 与 CoolRunner-II CP
[Rancho]
|
0 |
1917 |
|
|
利用 CoolRunner-II CPLD 和 SPI 闪存
[Rancho]
|
0 |
1985 |
|
|
无需板仿真即可估计实际的输出时序
[Rancho]
|
0 |
1942 |
|
|
133 MHz PCI-X 到128 MB DDR 小型 D
[Rancho]
|
0 |
1506 |
|
|
Virtex-5 系列高级封装
[Rancho]
|
0 |
1625 |
|
|
使用 Virtex-5 FPGA 器件实现 DDR SDRA
[Rancho]
|
0 |
2504 |
|
|
单纠错和双检错（中文版）
[Rancho]
|
0 |
1900 |
|
|
利用 Virtex-4 器件实现 QDR II SRAM 接
[Rancho]
|
0 |
2153 |
|
|
使用 Virtex-4 FPGA 器件实现 DDR SDRA
[Rancho]
|
0 |
2240 |
|
|
利用 Xilinx FPGA 和存储器接口生成器简化存储器接
[Rancho]
|
0 |
1977 |
|
|
将 64 位 DDR 存储器总线与 32 位微处理器总线接口
[Rancho]
|
0 |
1889 |
|
|
使用 ISERDES 和 OSERDES 实现高性能 DDR
[Rancho]
|
0 |
2781 |
|
|
利用直接时钟控制技术实现 DDR2 SDRAM 物理层
[Rancho]
|
0 |
1913 |
|
|
用于实现 RAID6 奇偶性的硬件加速器
[Rancho]
|
0 |
1842 |
|
|
存储器接口应用指南概述
[Rancho]
|
0 |
1701 |
|
|
面向 Virtex-4 FPGA 的可综合 CIO DDR
[Rancho]
|
0 |
1836 |
|
|
更宽的块存储器
[Rancho]
|
0 |
1537 |
|
|
XAPP702 - 使用 Virtex-4 器件实现 DDR
[Rancho]
|
0 |
1745 |
|
|
面向Virtex™-II Pro FPGA的DDR2 SDR
[Rancho]
|
0 |
1813 |
|
|
用于 RAID6 奇偶生成/数据恢复控制器的硬件加速器
[Rancho]
|
0 |
1758 |
|
|
Using Digitally Controlled Imp
[Rancho]
|
0 |
2466 |
|
|
参考设计：带有 OPB 中心 DMA 的 MCH OPB E
[Rancho]
|
0 |
1753 |
|
|
参考系统：带有 OPB 中心 DMA 的 PLB DDR2
[Rancho]
|
0 |
1818 |
|
|
从配置 PROM 读取用户数据
[Rancho]
|
0 |
1474 |
|
|
在 Spartan-3A FPGA 内实现 DDR2-400
[Rancho]
|
0 |
2230 |
|
|
使用 Virtex-4 器件的 DDR2 控制器（267 M
[Rancho]
|
0 |
1706 |
|
|
Virtex-5 FPGAs RLDRAM II 寄存器接口
[Rancho]
|
0 |
1689 |
|
|
Accelerating System Designs Re
[Rancho]
|
0 |
1871 |
|
|
High-Performance DDR2 SDRAM In
[Rancho]
|
0 |
2250 |