|
帖子主题 |
回复 |
人气 |
|
FIFO Generator v2.2
[Rancho]
|
0 |
1697 |
|
利用 EMIF 接口 Xilinx FPGA 和 TI DS
[Rancho]
|
0 |
1593 |
|
使用DSP48 DDR 技术的Alpha Blending
[Rancho]
|
0 |
1720 |
|
Forward Error Correction on IT
[Rancho]
|
0 |
1469 |
|
A 3/4/5/6X Oversampling Circui
[Rancho]
|
0 |
1824 |
|
Viterbi Decoder Block Decoding
[Rancho]
|
0 |
1590 |
|
数字电视广播系统内的前向纠错
[Rancho]
|
0 |
1542 |
|
使用 Spartan-II 的 Reed-Solomon 解
[Rancho]
|
0 |
1543 |
|
Virtex-4 FX 器件中的浮点单元 (FPU) 与 P
[Rancho]
|
0 |
1788 |
|
Designing Efficient Digital Up
[Rancho]
|
0 |
1894 |
|
Decreasing Simulation Runtimes
[Rancho]
|
0 |
1615 |
|
Using System Generator for Sys
[Rancho]
|
0 |
1904 |
|
M2C-加速器简化了基于模型的设计
[Rancho]
|
0 |
1961 |
|
AccelDSP IP 浏览器
[Rancho]
|
0 |
1661 |
|
针对 DSP 使用 MATLAB 为系统生成器创建 IP
[Rancho]
|
0 |
1643 |
|
AccelDSP 综合工具支持 MATLAB 结构和功能
[Rancho]
|
0 |
1677 |
|
rtex 器件中的多个 CAM 设计概述
[Rancho]
|
0 |
1515 |
|
Parameterizable 8b/10b Decoder
[Rancho]
|
0 |
1588 |
|
Manchester Encoder-Decoder for
[Rancho]
|
0 |
2619 |
|
利用 CoolRunner-II CPLD 设计 16b/2
[Rancho]
|
0 |
1794 |
|
利用 CoolRunner CPLD 设计 16b/20b
[Rancho]
|
0 |
2202 |
|
将 CoolRunner CPLD 用于智能卡读卡器应用
[Rancho]
|
0 |
1969 |
|
利用 CoolRunner CPLD 实现串行 ADC 接口
[Rancho]
|
0 |
1791 |
|
Virtex-II Pro FPGA 的性能与竞争 PLD
[Rancho]
|
0 |
1938 |
|
高效的移位寄存器、LFSR 计数器和长伪随机序列发生器
[Rancho]
|
0 |
2159 |
|
利用CoolRunner-II将计数器/定时器的分辨率加倍
[Rancho]
|
0 |
1494 |
|
利用 SRL16E 节省成本
[Rancho]
|
0 |
1688 |
|
Design Tips for HDL Implementa
[Rancho]
|
0 |
1534 |
|
Correcting Single-Event Upsets
[Rancho]
|
0 |
1837 |