|
帖子主题 |
回复 |
人气 |
|
一个3/4/5/6X路对200 Mb / s到1000 Mb
[Rancho]
|
0 |
2021 |
|
|
高级 ChipSync 应用
[Rancho]
|
0 |
2202 |
|
|
利用数控阻抗:信号完整性和功耗的考虑
[Rancho]
|
0 |
2022 |
|
|
加速系统设计需要高密度的连接与有针对性的参考设计
[Rancho]
|
0 |
2048 |
|
|
使用 2.1i 版 Xilinx 设计管理器和流程引擎 (D
[Rancho]
|
0 |
2202 |
|
|
2.1i 版 FPGA 编辑器
[Rancho]
|
0 |
2314 |
|
|
2.1i 版布局规划器支持 Virtex FPGA
[Rancho]
|
0 |
2482 |
|
|
利用 6.2i 布局规划器创建 RPM
[Rancho]
|
0 |
2029 |
|
|
PACE 实现前的管脚布局创建
[Rancho]
|
0 |
1766 |
|
|
利用 Virtex-4 EasyPath FPGA 的“在系
[Rancho]
|
0 |
2423 |
|
|
反思自己的数百万的门级fpga的验证策略
[Rancho]
|
0 |
1982 |
|
|
与 Synplicity 和 Exemplar 的交叉探测
[Rancho]
|
0 |
2246 |
|
|
Design Tips for HDL Implementa
[Rancho]
|
0 |
1591 |
|
|
维护可重复的结果
[Rancho]
|
0 |
2167 |
|
|
Spartan-6 fpga定位并重新定位使用指南
[Rancho]
|
0 |
2115 |
|
|
得到智能重置组合:考虑的是当地,而不是全球性的
[Rancho]
|
0 |
1576 |
|
|
利用 SRL16E 节省成本
[Rancho]
|
0 |
1744 |
|
|
无需板仿真即可估计实际的输出时序
[Rancho]
|
0 |
1766 |
|
|
数字锁相环 (DPLL) 参考设计
[Rancho]
|
0 |
2694 |
|
|
解决数兆兆位及更高的网络挑战
[Rancho]
|
0 |
1951 |
|
|
利用 CoolRunner-II CPLD 创建交叉点开关
[Rancho]
|
0 |
2023 |
|
|
平面显示器中的 Xilinx 器件
[Rancho]
|
0 |
1811 |
|
|
将 Spartan-3 FPGA 用作远程数码相机的低成本控
[Rancho]
|
0 |
2259 |
|
|
CoolRunner-II特性LCD模块接口
[Rancho]
|
0 |
1686 |
|
|
使用带 OMAP 的 CoolRunner-II , XSc
[Rancho]
|
0 |
1887 |
|
|
参考系统: OPB CAN 控制器
[Rancho]
|
0 |
1646 |
|
|
133 MHz PCI-X 到128 MB DDR 小型 D
[Rancho]
|
0 |
1519 |
|
|
适用于 Virtex-4 RocketIO MGT 的开关电
[Rancho]
|
0 |
2188 |
|
|
用于广播行业的音频/视频连接功能解决方案
[Rancho]
|
0 |
1641 |